1 /* SPDX-License-Identifier: (GPL-2.0-only OR B 1 2 /* 3 * Copyright (c) 2021, The Linux Foundation. A 4 * Copyright (c) 2022, Linaro Ltd. 5 */ 6 7 #ifndef _DT_BINDINGS_CLK_QCOM_GCC_DIREWOLF_H 8 #define _DT_BINDINGS_CLK_QCOM_GCC_DIREWOLF_H 9 10 /* GCC clocks */ 11 #define GCC_GPLL0 12 #define GCC_GPLL0_OUT_EVEN 13 #define GCC_GPLL2 14 #define GCC_GPLL4 15 #define GCC_GPLL7 16 #define GCC_GPLL8 17 #define GCC_GPLL9 18 #define GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CLK 19 #define GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CLK 20 #define GCC_AGGRE_NOC_PCIE_4_AXI_CLK 21 #define GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CLK 22 #define GCC_AGGRE_UFS_CARD_AXI_CLK 23 #define GCC_AGGRE_UFS_PHY_AXI_CLK 24 #define GCC_AGGRE_USB3_MP_AXI_CLK 25 #define GCC_AGGRE_USB3_PRIM_AXI_CLK 26 #define GCC_AGGRE_USB3_SEC_AXI_CLK 27 #define GCC_AGGRE_USB4_1_AXI_CLK 28 #define GCC_AGGRE_USB4_AXI_CLK 29 #define GCC_AGGRE_USB_NOC_AXI_CLK 30 #define GCC_AGGRE_USB_NOC_NORTH_AXI_CLK 31 #define GCC_AGGRE_USB_NOC_SOUTH_AXI_CLK 32 #define GCC_AHB2PHY0_CLK 33 #define GCC_AHB2PHY2_CLK 34 #define GCC_BOOT_ROM_AHB_CLK 35 #define GCC_CAMERA_AHB_CLK 36 #define GCC_CAMERA_HF_AXI_CLK 37 #define GCC_CAMERA_SF_AXI_CLK 38 #define GCC_CAMERA_THROTTLE_NRT_AXI_CLK 39 #define GCC_CAMERA_THROTTLE_RT_AXI_CLK 40 #define GCC_CAMERA_THROTTLE_XO_CLK 41 #define GCC_CAMERA_XO_CLK 42 #define GCC_CFG_NOC_USB3_MP_AXI_CLK 43 #define GCC_CFG_NOC_USB3_PRIM_AXI_CLK 44 #define GCC_CFG_NOC_USB3_SEC_AXI_CLK 45 #define GCC_CNOC_PCIE0_TUNNEL_CLK 46 #define GCC_CNOC_PCIE1_TUNNEL_CLK 47 #define GCC_CNOC_PCIE4_QX_CLK 48 #define GCC_DDRSS_GPU_AXI_CLK 49 #define GCC_DDRSS_PCIE_SF_TBU_CLK 50 #define GCC_DISP1_AHB_CLK 51 #define GCC_DISP1_HF_AXI_CLK 52 #define GCC_DISP1_SF_AXI_CLK 53 #define GCC_DISP1_THROTTLE_NRT_AXI_CLK 54 #define GCC_DISP1_THROTTLE_RT_AXI_CLK 55 #define GCC_DISP1_XO_CLK 56 #define GCC_DISP_AHB_CLK 57 #define GCC_DISP_HF_AXI_CLK 58 #define GCC_DISP_SF_AXI_CLK 59 #define GCC_DISP_THROTTLE_NRT_AXI_CLK 60 #define GCC_DISP_THROTTLE_RT_AXI_CLK 61 #define GCC_DISP_XO_CLK 62 #define GCC_EMAC0_AXI_CLK 63 #define GCC_EMAC0_PTP_CLK 64 #define GCC_EMAC0_PTP_CLK_SRC 65 #define GCC_EMAC0_RGMII_CLK 66 #define GCC_EMAC0_RGMII_CLK_SRC 67 #define GCC_EMAC0_SLV_AHB_CLK 68 #define GCC_EMAC1_AXI_CLK 69 #define GCC_EMAC1_PTP_CLK 70 #define GCC_EMAC1_PTP_CLK_SRC 71 #define GCC_EMAC1_RGMII_CLK 72 #define GCC_EMAC1_RGMII_CLK_SRC 73 #define GCC_EMAC1_SLV_AHB_CLK 74 #define GCC_GP1_CLK 75 #define GCC_GP1_CLK_SRC 76 #define GCC_GP2_CLK 77 #define GCC_GP2_CLK_SRC 78 #define GCC_GP3_CLK 79 #define GCC_GP3_CLK_SRC 80 #define GCC_GP4_CLK 81 #define GCC_GP4_CLK_SRC 82 #define GCC_GP5_CLK 83 #define GCC_GP5_CLK_SRC 84 #define GCC_GPU_CFG_AHB_CLK 85 #define GCC_GPU_GPLL0_CLK_SRC 86 #define GCC_GPU_GPLL0_DIV_CLK_SRC 87 #define GCC_GPU_IREF_EN 88 #define GCC_GPU_MEMNOC_GFX_CLK 89 #define GCC_GPU_SNOC_DVM_GFX_CLK 90 #define GCC_GPU_TCU_THROTTLE_AHB_CLK 91 #define GCC_GPU_TCU_THROTTLE_CLK 92 #define GCC_PCIE0_PHY_RCHNG_CLK 93 #define GCC_PCIE1_PHY_RCHNG_CLK 94 #define GCC_PCIE2A_PHY_RCHNG_CLK 95 #define GCC_PCIE2B_PHY_RCHNG_CLK 96 #define GCC_PCIE3A_PHY_RCHNG_CLK 97 #define GCC_PCIE3B_PHY_RCHNG_CLK 98 #define GCC_PCIE4_PHY_RCHNG_CLK 99 #define GCC_PCIE_0_AUX_CLK 100 #define GCC_PCIE_0_AUX_CLK_SRC 101 #define GCC_PCIE_0_CFG_AHB_CLK 102 #define GCC_PCIE_0_MSTR_AXI_CLK 103 #define GCC_PCIE_0_PHY_RCHNG_CLK_SRC 104 #define GCC_PCIE_0_PIPE_CLK 105 #define GCC_PCIE_0_SLV_AXI_CLK 106 #define GCC_PCIE_0_SLV_Q2A_AXI_CLK 107 #define GCC_PCIE_1_AUX_CLK 108 #define GCC_PCIE_1_AUX_CLK_SRC 109 #define GCC_PCIE_1_CFG_AHB_CLK 110 #define GCC_PCIE_1_MSTR_AXI_CLK 111 #define GCC_PCIE_1_PHY_RCHNG_CLK_SRC 112 #define GCC_PCIE_1_PIPE_CLK 113 #define GCC_PCIE_1_SLV_AXI_CLK 114 #define GCC_PCIE_1_SLV_Q2A_AXI_CLK 115 #define GCC_PCIE_2A2B_CLKREF_CLK 116 #define GCC_PCIE_2A_AUX_CLK 117 #define GCC_PCIE_2A_AUX_CLK_SRC 118 #define GCC_PCIE_2A_CFG_AHB_CLK 119 #define GCC_PCIE_2A_MSTR_AXI_CLK 120 #define GCC_PCIE_2A_PHY_RCHNG_CLK_SRC 121 #define GCC_PCIE_2A_PIPE_CLK 122 #define GCC_PCIE_2A_PIPE_CLK_SRC 123 #define GCC_PCIE_2A_PIPE_DIV_CLK_SRC 124 #define GCC_PCIE_2A_PIPEDIV2_CLK 125 #define GCC_PCIE_2A_SLV_AXI_CLK 126 #define GCC_PCIE_2A_SLV_Q2A_AXI_CLK 127 #define GCC_PCIE_2B_AUX_CLK 128 #define GCC_PCIE_2B_AUX_CLK_SRC 129 #define GCC_PCIE_2B_CFG_AHB_CLK 130 #define GCC_PCIE_2B_MSTR_AXI_CLK 131 #define GCC_PCIE_2B_PHY_RCHNG_CLK_SRC 132 #define GCC_PCIE_2B_PIPE_CLK 133 #define GCC_PCIE_2B_PIPE_CLK_SRC 134 #define GCC_PCIE_2B_PIPE_DIV_CLK_SRC 135 #define GCC_PCIE_2B_PIPEDIV2_CLK 136 #define GCC_PCIE_2B_SLV_AXI_CLK 137 #define GCC_PCIE_2B_SLV_Q2A_AXI_CLK 138 #define GCC_PCIE_3A3B_CLKREF_CLK 139 #define GCC_PCIE_3A_AUX_CLK 140 #define GCC_PCIE_3A_AUX_CLK_SRC 141 #define GCC_PCIE_3A_CFG_AHB_CLK 142 #define GCC_PCIE_3A_MSTR_AXI_CLK 143 #define GCC_PCIE_3A_PHY_RCHNG_CLK_SRC 144 #define GCC_PCIE_3A_PIPE_CLK 145 #define GCC_PCIE_3A_PIPE_CLK_SRC 146 #define GCC_PCIE_3A_PIPE_DIV_CLK_SRC 147 #define GCC_PCIE_3A_PIPEDIV2_CLK 148 #define GCC_PCIE_3A_SLV_AXI_CLK 149 #define GCC_PCIE_3A_SLV_Q2A_AXI_CLK 150 #define GCC_PCIE_3B_AUX_CLK 151 #define GCC_PCIE_3B_AUX_CLK_SRC 152 #define GCC_PCIE_3B_CFG_AHB_CLK 153 #define GCC_PCIE_3B_MSTR_AXI_CLK 154 #define GCC_PCIE_3B_PHY_RCHNG_CLK_SRC 155 #define GCC_PCIE_3B_PIPE_CLK 156 #define GCC_PCIE_3B_PIPE_CLK_SRC 157 #define GCC_PCIE_3B_PIPE_DIV_CLK_SRC 158 #define GCC_PCIE_3B_PIPEDIV2_CLK 159 #define GCC_PCIE_3B_SLV_AXI_CLK 160 #define GCC_PCIE_3B_SLV_Q2A_AXI_CLK 161 #define GCC_PCIE_4_AUX_CLK 162 #define GCC_PCIE_4_AUX_CLK_SRC 163 #define GCC_PCIE_4_CFG_AHB_CLK 164 #define GCC_PCIE_4_CLKREF_CLK 165 #define GCC_PCIE_4_MSTR_AXI_CLK 166 #define GCC_PCIE_4_PHY_RCHNG_CLK_SRC 167 #define GCC_PCIE_4_PIPE_CLK 168 #define GCC_PCIE_4_PIPE_CLK_SRC 169 #define GCC_PCIE_4_PIPE_DIV_CLK_SRC 170 #define GCC_PCIE_4_PIPEDIV2_CLK 171 #define GCC_PCIE_4_SLV_AXI_CLK 172 #define GCC_PCIE_4_SLV_Q2A_AXI_CLK 173 #define GCC_PCIE_RSCC_AHB_CLK 174 #define GCC_PCIE_RSCC_XO_CLK 175 #define GCC_PCIE_RSCC_XO_CLK_SRC 176 #define GCC_PCIE_THROTTLE_CFG_CLK 177 #define GCC_PDM2_CLK 178 #define GCC_PDM2_CLK_SRC 179 #define GCC_PDM_AHB_CLK 180 #define GCC_PDM_XO4_CLK 181 #define GCC_QMIP_CAMERA_NRT_AHB_CLK 182 #define GCC_QMIP_CAMERA_RT_AHB_CLK 183 #define GCC_QMIP_DISP1_AHB_CLK 184 #define GCC_QMIP_DISP1_ROT_AHB_CLK 185 #define GCC_QMIP_DISP_AHB_CLK 186 #define GCC_QMIP_DISP_ROT_AHB_CLK 187 #define GCC_QMIP_VIDEO_CVP_AHB_CLK 188 #define GCC_QMIP_VIDEO_VCODEC_AHB_CLK 189 #define GCC_QUPV3_WRAP0_CORE_2X_CLK 190 #define GCC_QUPV3_WRAP0_CORE_CLK 191 #define GCC_QUPV3_WRAP0_QSPI0_CLK 192 #define GCC_QUPV3_WRAP0_S0_CLK 193 #define GCC_QUPV3_WRAP0_S0_CLK_SRC 194 #define GCC_QUPV3_WRAP0_S1_CLK 195 #define GCC_QUPV3_WRAP0_S1_CLK_SRC 196 #define GCC_QUPV3_WRAP0_S2_CLK 197 #define GCC_QUPV3_WRAP0_S2_CLK_SRC 198 #define GCC_QUPV3_WRAP0_S3_CLK 199 #define GCC_QUPV3_WRAP0_S3_CLK_SRC 200 #define GCC_QUPV3_WRAP0_S4_CLK 201 #define GCC_QUPV3_WRAP0_S4_CLK_SRC 202 #define GCC_QUPV3_WRAP0_S4_DIV_CLK_SRC 203 #define GCC_QUPV3_WRAP0_S5_CLK 204 #define GCC_QUPV3_WRAP0_S5_CLK_SRC 205 #define GCC_QUPV3_WRAP0_S6_CLK 206 #define GCC_QUPV3_WRAP0_S6_CLK_SRC 207 #define GCC_QUPV3_WRAP0_S7_CLK 208 #define GCC_QUPV3_WRAP0_S7_CLK_SRC 209 #define GCC_QUPV3_WRAP1_CORE_2X_CLK 210 #define GCC_QUPV3_WRAP1_CORE_CLK 211 #define GCC_QUPV3_WRAP1_QSPI0_CLK 212 #define GCC_QUPV3_WRAP1_S0_CLK 213 #define GCC_QUPV3_WRAP1_S0_CLK_SRC 214 #define GCC_QUPV3_WRAP1_S1_CLK 215 #define GCC_QUPV3_WRAP1_S1_CLK_SRC 216 #define GCC_QUPV3_WRAP1_S2_CLK 217 #define GCC_QUPV3_WRAP1_S2_CLK_SRC 218 #define GCC_QUPV3_WRAP1_S3_CLK 219 #define GCC_QUPV3_WRAP1_S3_CLK_SRC 220 #define GCC_QUPV3_WRAP1_S4_CLK 221 #define GCC_QUPV3_WRAP1_S4_CLK_SRC 222 #define GCC_QUPV3_WRAP1_S4_DIV_CLK_SRC 223 #define GCC_QUPV3_WRAP1_S5_CLK 224 #define GCC_QUPV3_WRAP1_S5_CLK_SRC 225 #define GCC_QUPV3_WRAP1_S6_CLK 226 #define GCC_QUPV3_WRAP1_S6_CLK_SRC 227 #define GCC_QUPV3_WRAP1_S7_CLK 228 #define GCC_QUPV3_WRAP1_S7_CLK_SRC 229 #define GCC_QUPV3_WRAP2_CORE_2X_CLK 230 #define GCC_QUPV3_WRAP2_CORE_CLK 231 #define GCC_QUPV3_WRAP2_QSPI0_CLK 232 #define GCC_QUPV3_WRAP2_S0_CLK 233 #define GCC_QUPV3_WRAP2_S0_CLK_SRC 234 #define GCC_QUPV3_WRAP2_S1_CLK 235 #define GCC_QUPV3_WRAP2_S1_CLK_SRC 236 #define GCC_QUPV3_WRAP2_S2_CLK 237 #define GCC_QUPV3_WRAP2_S2_CLK_SRC 238 #define GCC_QUPV3_WRAP2_S3_CLK 239 #define GCC_QUPV3_WRAP2_S3_CLK_SRC 240 #define GCC_QUPV3_WRAP2_S4_CLK 241 #define GCC_QUPV3_WRAP2_S4_CLK_SRC 242 #define GCC_QUPV3_WRAP2_S4_DIV_CLK_SRC 243 #define GCC_QUPV3_WRAP2_S5_CLK 244 #define GCC_QUPV3_WRAP2_S5_CLK_SRC 245 #define GCC_QUPV3_WRAP2_S6_CLK 246 #define GCC_QUPV3_WRAP2_S6_CLK_SRC 247 #define GCC_QUPV3_WRAP2_S7_CLK 248 #define GCC_QUPV3_WRAP2_S7_CLK_SRC 249 #define GCC_QUPV3_WRAP_0_M_AHB_CLK 250 #define GCC_QUPV3_WRAP_0_S_AHB_CLK 251 #define GCC_QUPV3_WRAP_1_M_AHB_CLK 252 #define GCC_QUPV3_WRAP_1_S_AHB_CLK 253 #define GCC_QUPV3_WRAP_2_M_AHB_CLK 254 #define GCC_QUPV3_WRAP_2_S_AHB_CLK 255 #define GCC_SDCC2_AHB_CLK 256 #define GCC_SDCC2_APPS_CLK 257 #define GCC_SDCC2_APPS_CLK_SRC 258 #define GCC_SDCC4_AHB_CLK 259 #define GCC_SDCC4_APPS_CLK 260 #define GCC_SDCC4_APPS_CLK_SRC 261 #define GCC_SYS_NOC_USB_AXI_CLK 262 #define GCC_UFS_1_CARD_CLKREF_CLK 263 #define GCC_UFS_CARD_AHB_CLK 264 #define GCC_UFS_CARD_AXI_CLK 265 #define GCC_UFS_CARD_AXI_CLK_SRC 266 #define GCC_UFS_CARD_CLKREF_CLK 267 #define GCC_UFS_CARD_ICE_CORE_CLK 268 #define GCC_UFS_CARD_ICE_CORE_CLK_SRC 269 #define GCC_UFS_CARD_PHY_AUX_CLK 270 #define GCC_UFS_CARD_PHY_AUX_CLK_SRC 271 #define GCC_UFS_CARD_RX_SYMBOL_0_CLK 272 #define GCC_UFS_CARD_RX_SYMBOL_0_CLK_SRC 273 #define GCC_UFS_CARD_RX_SYMBOL_1_CLK 274 #define GCC_UFS_CARD_RX_SYMBOL_1_CLK_SRC 275 #define GCC_UFS_CARD_TX_SYMBOL_0_CLK 276 #define GCC_UFS_CARD_TX_SYMBOL_0_CLK_SRC 277 #define GCC_UFS_CARD_UNIPRO_CORE_CLK 278 #define GCC_UFS_CARD_UNIPRO_CORE_CLK_SRC 279 #define GCC_UFS_PHY_AHB_CLK 280 #define GCC_UFS_PHY_AXI_CLK 281 #define GCC_UFS_PHY_AXI_CLK_SRC 282 #define GCC_UFS_PHY_ICE_CORE_CLK 283 #define GCC_UFS_PHY_ICE_CORE_CLK_SRC 284 #define GCC_UFS_PHY_PHY_AUX_CLK 285 #define GCC_UFS_PHY_PHY_AUX_CLK_SRC 286 #define GCC_UFS_PHY_RX_SYMBOL_0_CLK 287 #define GCC_UFS_PHY_RX_SYMBOL_0_CLK_SRC 288 #define GCC_UFS_PHY_RX_SYMBOL_1_CLK 289 #define GCC_UFS_PHY_RX_SYMBOL_1_CLK_SRC 290 #define GCC_UFS_PHY_TX_SYMBOL_0_CLK 291 #define GCC_UFS_PHY_TX_SYMBOL_0_CLK_SRC 292 #define GCC_UFS_PHY_UNIPRO_CORE_CLK 293 #define GCC_UFS_PHY_UNIPRO_CORE_CLK_SRC 294 #define GCC_UFS_REF_CLKREF_CLK 295 #define GCC_USB2_HS0_CLKREF_CLK 296 #define GCC_USB2_HS1_CLKREF_CLK 297 #define GCC_USB2_HS2_CLKREF_CLK 298 #define GCC_USB2_HS3_CLKREF_CLK 299 #define GCC_USB30_MP_MASTER_CLK 300 #define GCC_USB30_MP_MASTER_CLK_SRC 301 #define GCC_USB30_MP_MOCK_UTMI_CLK 302 #define GCC_USB30_MP_MOCK_UTMI_CLK_SRC 303 #define GCC_USB30_MP_MOCK_UTMI_POSTDIV_CLK_SRC 304 #define GCC_USB30_MP_SLEEP_CLK 305 #define GCC_USB30_PRIM_MASTER_CLK 306 #define GCC_USB30_PRIM_MASTER_CLK_SRC 307 #define GCC_USB30_PRIM_MOCK_UTMI_CLK 308 #define GCC_USB30_PRIM_MOCK_UTMI_CLK_SRC 309 #define GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CLK_S 310 #define GCC_USB30_PRIM_SLEEP_CLK 311 #define GCC_USB30_SEC_MASTER_CLK 312 #define GCC_USB30_SEC_MASTER_CLK_SRC 313 #define GCC_USB30_SEC_MOCK_UTMI_CLK 314 #define GCC_USB30_SEC_MOCK_UTMI_CLK_SRC 315 #define GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CLK_SR 316 #define GCC_USB30_SEC_SLEEP_CLK 317 #define GCC_USB34_PRIM_PHY_PIPE_CLK_SRC 318 #define GCC_USB34_SEC_PHY_PIPE_CLK_SRC 319 #define GCC_USB3_MP0_CLKREF_CLK 320 #define GCC_USB3_MP1_CLKREF_CLK 321 #define GCC_USB3_MP_PHY_AUX_CLK 322 #define GCC_USB3_MP_PHY_AUX_CLK_SRC 323 #define GCC_USB3_MP_PHY_COM_AUX_CLK 324 #define GCC_USB3_MP_PHY_PIPE_0_CLK 325 #define GCC_USB3_MP_PHY_PIPE_0_CLK_SRC 326 #define GCC_USB3_MP_PHY_PIPE_1_CLK 327 #define GCC_USB3_MP_PHY_PIPE_1_CLK_SRC 328 #define GCC_USB3_PRIM_PHY_AUX_CLK 329 #define GCC_USB3_PRIM_PHY_AUX_CLK_SRC 330 #define GCC_USB3_PRIM_PHY_COM_AUX_CLK 331 #define GCC_USB3_PRIM_PHY_PIPE_CLK 332 #define GCC_USB3_PRIM_PHY_PIPE_CLK_SRC 333 #define GCC_USB3_SEC_PHY_AUX_CLK 334 #define GCC_USB3_SEC_PHY_AUX_CLK_SRC 335 #define GCC_USB3_SEC_PHY_COM_AUX_CLK 336 #define GCC_USB3_SEC_PHY_PIPE_CLK 337 #define GCC_USB3_SEC_PHY_PIPE_CLK_SRC 338 #define GCC_USB4_1_CFG_AHB_CLK 339 #define GCC_USB4_1_DP_CLK 340 #define GCC_USB4_1_MASTER_CLK 341 #define GCC_USB4_1_MASTER_CLK_SRC 342 #define GCC_USB4_1_PHY_DP_CLK_SRC 343 #define GCC_USB4_1_PHY_P2RR2P_PIPE_CLK 344 #define GCC_USB4_1_PHY_P2RR2P_PIPE_CLK_SRC 345 #define GCC_USB4_1_PHY_PCIE_PIPE_CLK 346 #define GCC_USB4_1_PHY_PCIE_PIPE_CLK_SRC 347 #define GCC_USB4_1_PHY_PCIE_PIPE_MUX_CLK_SRC 348 #define GCC_USB4_1_PHY_PCIE_PIPEGMUX_CLK_SRC 349 #define GCC_USB4_1_PHY_RX0_CLK 350 #define GCC_USB4_1_PHY_RX0_CLK_SRC 351 #define GCC_USB4_1_PHY_RX1_CLK 352 #define GCC_USB4_1_PHY_RX1_CLK_SRC 353 #define GCC_USB4_1_PHY_SYS_CLK_SRC 354 #define GCC_USB4_1_PHY_USB_PIPE_CLK 355 #define GCC_USB4_1_SB_IF_CLK 356 #define GCC_USB4_1_SB_IF_CLK_SRC 357 #define GCC_USB4_1_SYS_CLK 358 #define GCC_USB4_1_TMU_CLK 359 #define GCC_USB4_1_TMU_CLK_SRC 360 #define GCC_USB4_CFG_AHB_CLK 361 #define GCC_USB4_CLKREF_CLK 362 #define GCC_USB4_DP_CLK 363 #define GCC_USB4_EUD_CLKREF_CLK 364 #define GCC_USB4_MASTER_CLK 365 #define GCC_USB4_MASTER_CLK_SRC 366 #define GCC_USB4_PHY_DP_CLK_SRC 367 #define GCC_USB4_PHY_P2RR2P_PIPE_CLK 368 #define GCC_USB4_PHY_P2RR2P_PIPE_CLK_SRC 369 #define GCC_USB4_PHY_PCIE_PIPE_CLK 370 #define GCC_USB4_PHY_PCIE_PIPE_CLK_SRC 371 #define GCC_USB4_PHY_PCIE_PIPE_MUX_CLK_SRC 372 #define GCC_USB4_PHY_PCIE_PIPEGMUX_CLK_SRC 373 #define GCC_USB4_PHY_RX0_CLK 374 #define GCC_USB4_PHY_RX0_CLK_SRC 375 #define GCC_USB4_PHY_RX1_CLK 376 #define GCC_USB4_PHY_RX1_CLK_SRC 377 #define GCC_USB4_PHY_SYS_CLK_SRC 378 #define GCC_USB4_PHY_USB_PIPE_CLK 379 #define GCC_USB4_SB_IF_CLK 380 #define GCC_USB4_SB_IF_CLK_SRC 381 #define GCC_USB4_SYS_CLK 382 #define GCC_USB4_TMU_CLK 383 #define GCC_USB4_TMU_CLK_SRC 384 #define GCC_VIDEO_AHB_CLK 385 #define GCC_VIDEO_AXI0_CLK 386 #define GCC_VIDEO_AXI1_CLK 387 #define GCC_VIDEO_CVP_THROTTLE_CLK 388 #define GCC_VIDEO_VCODEC_THROTTLE_CLK 389 #define GCC_VIDEO_XO_CLK 390 #define GCC_AGGRE_UFS_CARD_AXI_HW_CTL_CLK 391 #define GCC_AGGRE_UFS_PHY_AXI_HW_CTL_CLK 392 #define GCC_UFS_CARD_AXI_HW_CTL_CLK 393 #define GCC_UFS_CARD_ICE_CORE_HW_CTL_CLK 394 #define GCC_UFS_CARD_PHY_AUX_HW_CTL_CLK 395 #define GCC_UFS_CARD_UNIPRO_CORE_HW_CTL_CLK 396 #define GCC_UFS_PHY_AXI_HW_CTL_CLK 397 #define GCC_UFS_PHY_ICE_CORE_HW_CTL_CLK 398 #define GCC_UFS_PHY_PHY_AUX_HW_CTL_CLK 399 #define GCC_UFS_PHY_UNIPRO_CORE_HW_CTL_CLK 400 401 /* GCC resets */ 402 #define GCC_EMAC0_BCR 403 #define GCC_EMAC1_BCR 404 #define GCC_PCIE_0_LINK_DOWN_BCR 405 #define GCC_PCIE_0_NOCSR_COM_PHY_BCR 406 #define GCC_PCIE_0_PHY_BCR 407 #define GCC_PCIE_0_PHY_NOCSR_COM_PHY_BCR 408 #define GCC_PCIE_0_TUNNEL_BCR 409 #define GCC_PCIE_1_LINK_DOWN_BCR 410 #define GCC_PCIE_1_NOCSR_COM_PHY_BCR 411 #define GCC_PCIE_1_PHY_BCR 412 #define GCC_PCIE_1_PHY_NOCSR_COM_PHY_BCR 413 #define GCC_PCIE_1_TUNNEL_BCR 414 #define GCC_PCIE_2A_BCR 415 #define GCC_PCIE_2A_LINK_DOWN_BCR 416 #define GCC_PCIE_2A_NOCSR_COM_PHY_BCR 417 #define GCC_PCIE_2A_PHY_BCR 418 #define GCC_PCIE_2A_PHY_NOCSR_COM_PHY_BCR 419 #define GCC_PCIE_2B_BCR 420 #define GCC_PCIE_2B_LINK_DOWN_BCR 421 #define GCC_PCIE_2B_NOCSR_COM_PHY_BCR 422 #define GCC_PCIE_2B_PHY_BCR 423 #define GCC_PCIE_2B_PHY_NOCSR_COM_PHY_BCR 424 #define GCC_PCIE_3A_BCR 425 #define GCC_PCIE_3A_LINK_DOWN_BCR 426 #define GCC_PCIE_3A_NOCSR_COM_PHY_BCR 427 #define GCC_PCIE_3A_PHY_BCR 428 #define GCC_PCIE_3A_PHY_NOCSR_COM_PHY_BCR 429 #define GCC_PCIE_3B_BCR 430 #define GCC_PCIE_3B_LINK_DOWN_BCR 431 #define GCC_PCIE_3B_NOCSR_COM_PHY_BCR 432 #define GCC_PCIE_3B_PHY_BCR 433 #define GCC_PCIE_3B_PHY_NOCSR_COM_PHY_BCR 434 #define GCC_PCIE_4_BCR 435 #define GCC_PCIE_4_LINK_DOWN_BCR 436 #define GCC_PCIE_4_NOCSR_COM_PHY_BCR 437 #define GCC_PCIE_4_PHY_BCR 438 #define GCC_PCIE_4_PHY_NOCSR_COM_PHY_BCR 439 #define GCC_PCIE_PHY_CFG_AHB_BCR 440 #define GCC_PCIE_PHY_COM_BCR 441 #define GCC_PCIE_RSCC_BCR 442 #define GCC_QUSB2PHY_HS0_MP_BCR 443 #define GCC_QUSB2PHY_HS1_MP_BCR 444 #define GCC_QUSB2PHY_HS2_MP_BCR 445 #define GCC_QUSB2PHY_HS3_MP_BCR 446 #define GCC_QUSB2PHY_PRIM_BCR 447 #define GCC_QUSB2PHY_SEC_BCR 448 #define GCC_SDCC2_BCR 449 #define GCC_SDCC4_BCR 450 #define GCC_UFS_CARD_BCR 451 #define GCC_UFS_PHY_BCR 452 #define GCC_USB2_PHY_PRIM_BCR 453 #define GCC_USB2_PHY_SEC_BCR 454 #define GCC_USB30_MP_BCR 455 #define GCC_USB30_PRIM_BCR 456 #define GCC_USB30_SEC_BCR 457 #define GCC_USB3_DP_PHY_PRIM_BCR 458 #define GCC_USB3_DP_PHY_SEC_BCR 459 #define GCC_USB3_PHY_PRIM_BCR 460 #define GCC_USB3_PHY_SEC_BCR 461 #define GCC_USB3_UNIPHY_MP0_BCR 462 #define GCC_USB3_UNIPHY_MP1_BCR 463 #define GCC_USB3PHY_PHY_PRIM_BCR 464 #define GCC_USB3PHY_PHY_SEC_BCR 465 #define GCC_USB3UNIPHY_PHY_MP0_BCR 466 #define GCC_USB3UNIPHY_PHY_MP1_BCR 467 #define GCC_USB4_1_BCR 468 #define GCC_USB4_1_DP_PHY_PRIM_BCR 469 #define GCC_USB4_1_DPPHY_AUX_BCR 470 #define GCC_USB4_1_PHY_PRIM_BCR 471 #define GCC_USB4_BCR 472 #define GCC_USB4_DP_PHY_PRIM_BCR 473 #define GCC_USB4_DPPHY_AUX_BCR 474 #define GCC_USB4_PHY_PRIM_BCR 475 #define GCC_USB4PHY_1_PHY_PRIM_BCR 476 #define GCC_USB4PHY_PHY_PRIM_BCR 477 #define GCC_USB_PHY_CFG_AHB2PHY_BCR 478 #define GCC_VIDEO_BCR 479 #define GCC_VIDEO_AXI0_CLK_ARES 480 #define GCC_VIDEO_AXI1_CLK_ARES 481 482 /* GCC GDSCs */ 483 #define PCIE_0_TUNNEL_GDSC 484 #define PCIE_1_TUNNEL_GDSC 485 #define PCIE_2A_GDSC 486 #define PCIE_2B_GDSC 487 #define PCIE_3A_GDSC 488 #define PCIE_3B_GDSC 489 #define PCIE_4_GDSC 490 #define UFS_CARD_GDSC 491 #define UFS_PHY_GDSC 492 #define USB30_MP_GDSC 493 #define USB30_PRIM_GDSC 494 #define USB30_SEC_GDSC 495 #define EMAC_0_GDSC 496 #define EMAC_1_GDSC 497 #define USB4_1_GDSC 498 #define USB4_GDSC 499 #define HLOS1_VOTE_MMNOC_MMU_TBU_HF0_GDSC 500 #define HLOS1_VOTE_MMNOC_MMU_TBU_HF1_GDSC 501 #define HLOS1_VOTE_MMNOC_MMU_TBU_SF0_GDSC 502 #define HLOS1_VOTE_MMNOC_MMU_TBU_SF1_GDSC 503 #define HLOS1_VOTE_TURING_MMU_TBU0_GDSC 504 #define HLOS1_VOTE_TURING_MMU_TBU1_GDSC 505 #define HLOS1_VOTE_TURING_MMU_TBU2_GDSC 506 #define HLOS1_VOTE_TURING_MMU_TBU3_GDSC 507 508 #endif 509
Linux® is a registered trademark of Linus Torvalds in the United States and other countries.
TOMOYO® is a registered trademark of NTT DATA CORPORATION.