~ [ source navigation ] ~ [ diff markup ] ~ [ identifier search ] ~

TOMOYO Linux Cross Reference
Linux/include/dt-bindings/clock/qcom,gcc-sdm845.h

Version: ~ [ linux-6.11-rc3 ] ~ [ linux-6.10.4 ] ~ [ linux-6.9.12 ] ~ [ linux-6.8.12 ] ~ [ linux-6.7.12 ] ~ [ linux-6.6.45 ] ~ [ linux-6.5.13 ] ~ [ linux-6.4.16 ] ~ [ linux-6.3.13 ] ~ [ linux-6.2.16 ] ~ [ linux-6.1.104 ] ~ [ linux-6.0.19 ] ~ [ linux-5.19.17 ] ~ [ linux-5.18.19 ] ~ [ linux-5.17.15 ] ~ [ linux-5.16.20 ] ~ [ linux-5.15.164 ] ~ [ linux-5.14.21 ] ~ [ linux-5.13.19 ] ~ [ linux-5.12.19 ] ~ [ linux-5.11.22 ] ~ [ linux-5.10.223 ] ~ [ linux-5.9.16 ] ~ [ linux-5.8.18 ] ~ [ linux-5.7.19 ] ~ [ linux-5.6.19 ] ~ [ linux-5.5.19 ] ~ [ linux-5.4.281 ] ~ [ linux-5.3.18 ] ~ [ linux-5.2.21 ] ~ [ linux-5.1.21 ] ~ [ linux-5.0.21 ] ~ [ linux-4.20.17 ] ~ [ linux-4.19.319 ] ~ [ linux-4.18.20 ] ~ [ linux-4.17.19 ] ~ [ linux-4.16.18 ] ~ [ linux-4.15.18 ] ~ [ linux-4.14.336 ] ~ [ linux-4.13.16 ] ~ [ linux-4.12.14 ] ~ [ linux-4.11.12 ] ~ [ linux-4.10.17 ] ~ [ linux-4.9.337 ] ~ [ linux-4.4.302 ] ~ [ linux-3.10.108 ] ~ [ linux-2.6.32.71 ] ~ [ linux-2.6.0 ] ~ [ linux-2.4.37.11 ] ~ [ unix-v6-master ] ~ [ ccs-tools-1.8.9 ] ~ [ policy-sample ] ~
Architecture: ~ [ i386 ] ~ [ alpha ] ~ [ m68k ] ~ [ mips ] ~ [ ppc ] ~ [ sparc ] ~ [ sparc64 ] ~

Diff markup

Differences between /include/dt-bindings/clock/qcom,gcc-sdm845.h (Version linux-6.11-rc3) and /include/dt-bindings/clock/qcom,gcc-sdm845.h (Version linux-3.10.108)


  1 /* SPDX-License-Identifier: GPL-2.0 */              1 
  2 /*                                                
  3  * Copyright (c) 2018, The Linux Foundation. A    
  4  */                                               
  5                                                   
  6 #ifndef _DT_BINDINGS_CLK_SDM_GCC_SDM845_H         
  7 #define _DT_BINDINGS_CLK_SDM_GCC_SDM845_H         
  8                                                   
  9 /* GCC clock registers */                         
 10 #define GCC_AGGRE_NOC_PCIE_TBU_CLK                
 11 #define GCC_AGGRE_UFS_CARD_AXI_CLK                
 12 #define GCC_AGGRE_UFS_PHY_AXI_CLK                 
 13 #define GCC_AGGRE_USB3_PRIM_AXI_CLK               
 14 #define GCC_AGGRE_USB3_SEC_AXI_CLK                
 15 #define GCC_BOOT_ROM_AHB_CLK                      
 16 #define GCC_CAMERA_AHB_CLK                        
 17 #define GCC_CAMERA_AXI_CLK                        
 18 #define GCC_CAMERA_XO_CLK                         
 19 #define GCC_CE1_AHB_CLK                           
 20 #define GCC_CE1_AXI_CLK                           
 21 #define GCC_CE1_CLK                               
 22 #define GCC_CFG_NOC_USB3_PRIM_AXI_CLK             
 23 #define GCC_CFG_NOC_USB3_SEC_AXI_CLK              
 24 #define GCC_CPUSS_AHB_CLK                         
 25 #define GCC_CPUSS_AHB_CLK_SRC                     
 26 #define GCC_CPUSS_RBCPR_CLK                       
 27 #define GCC_CPUSS_RBCPR_CLK_SRC                   
 28 #define GCC_DDRSS_GPU_AXI_CLK                     
 29 #define GCC_DISP_AHB_CLK                          
 30 #define GCC_DISP_AXI_CLK                          
 31 #define GCC_DISP_GPLL0_CLK_SRC                    
 32 #define GCC_DISP_GPLL0_DIV_CLK_SRC                
 33 #define GCC_DISP_XO_CLK                           
 34 #define GCC_GP1_CLK                               
 35 #define GCC_GP1_CLK_SRC                           
 36 #define GCC_GP2_CLK                               
 37 #define GCC_GP2_CLK_SRC                           
 38 #define GCC_GP3_CLK                               
 39 #define GCC_GP3_CLK_SRC                           
 40 #define GCC_GPU_CFG_AHB_CLK                       
 41 #define GCC_GPU_GPLL0_CLK_SRC                     
 42 #define GCC_GPU_GPLL0_DIV_CLK_SRC                 
 43 #define GCC_GPU_MEMNOC_GFX_CLK                    
 44 #define GCC_GPU_SNOC_DVM_GFX_CLK                  
 45 #define GCC_MSS_AXIS2_CLK                         
 46 #define GCC_MSS_CFG_AHB_CLK                       
 47 #define GCC_MSS_GPLL0_DIV_CLK_SRC                 
 48 #define GCC_MSS_MFAB_AXIS_CLK                     
 49 #define GCC_MSS_Q6_MEMNOC_AXI_CLK                 
 50 #define GCC_MSS_SNOC_AXI_CLK                      
 51 #define GCC_PCIE_0_AUX_CLK                        
 52 #define GCC_PCIE_0_AUX_CLK_SRC                    
 53 #define GCC_PCIE_0_CFG_AHB_CLK                    
 54 #define GCC_PCIE_0_CLKREF_CLK                     
 55 #define GCC_PCIE_0_MSTR_AXI_CLK                   
 56 #define GCC_PCIE_0_PIPE_CLK                       
 57 #define GCC_PCIE_0_SLV_AXI_CLK                    
 58 #define GCC_PCIE_0_SLV_Q2A_AXI_CLK                
 59 #define GCC_PCIE_1_AUX_CLK                        
 60 #define GCC_PCIE_1_AUX_CLK_SRC                    
 61 #define GCC_PCIE_1_CFG_AHB_CLK                    
 62 #define GCC_PCIE_1_CLKREF_CLK                     
 63 #define GCC_PCIE_1_MSTR_AXI_CLK                   
 64 #define GCC_PCIE_1_PIPE_CLK                       
 65 #define GCC_PCIE_1_SLV_AXI_CLK                    
 66 #define GCC_PCIE_1_SLV_Q2A_AXI_CLK                
 67 #define GCC_PCIE_PHY_AUX_CLK                      
 68 #define GCC_PCIE_PHY_REFGEN_CLK                   
 69 #define GCC_PCIE_PHY_REFGEN_CLK_SRC               
 70 #define GCC_PDM2_CLK                              
 71 #define GCC_PDM2_CLK_SRC                          
 72 #define GCC_PDM_AHB_CLK                           
 73 #define GCC_PDM_XO4_CLK                           
 74 #define GCC_PRNG_AHB_CLK                          
 75 #define GCC_QMIP_CAMERA_AHB_CLK                   
 76 #define GCC_QMIP_DISP_AHB_CLK                     
 77 #define GCC_QMIP_VIDEO_AHB_CLK                    
 78 #define GCC_QUPV3_WRAP0_S0_CLK                    
 79 #define GCC_QUPV3_WRAP0_S0_CLK_SRC                
 80 #define GCC_QUPV3_WRAP0_S1_CLK                    
 81 #define GCC_QUPV3_WRAP0_S1_CLK_SRC                
 82 #define GCC_QUPV3_WRAP0_S2_CLK                    
 83 #define GCC_QUPV3_WRAP0_S2_CLK_SRC                
 84 #define GCC_QUPV3_WRAP0_S3_CLK                    
 85 #define GCC_QUPV3_WRAP0_S3_CLK_SRC                
 86 #define GCC_QUPV3_WRAP0_S4_CLK                    
 87 #define GCC_QUPV3_WRAP0_S4_CLK_SRC                
 88 #define GCC_QUPV3_WRAP0_S5_CLK                    
 89 #define GCC_QUPV3_WRAP0_S5_CLK_SRC                
 90 #define GCC_QUPV3_WRAP0_S6_CLK                    
 91 #define GCC_QUPV3_WRAP0_S6_CLK_SRC                
 92 #define GCC_QUPV3_WRAP0_S7_CLK                    
 93 #define GCC_QUPV3_WRAP0_S7_CLK_SRC                
 94 #define GCC_QUPV3_WRAP1_S0_CLK                    
 95 #define GCC_QUPV3_WRAP1_S0_CLK_SRC                
 96 #define GCC_QUPV3_WRAP1_S1_CLK                    
 97 #define GCC_QUPV3_WRAP1_S1_CLK_SRC                
 98 #define GCC_QUPV3_WRAP1_S2_CLK                    
 99 #define GCC_QUPV3_WRAP1_S2_CLK_SRC                
100 #define GCC_QUPV3_WRAP1_S3_CLK                    
101 #define GCC_QUPV3_WRAP1_S3_CLK_SRC                
102 #define GCC_QUPV3_WRAP1_S4_CLK                    
103 #define GCC_QUPV3_WRAP1_S4_CLK_SRC                
104 #define GCC_QUPV3_WRAP1_S5_CLK                    
105 #define GCC_QUPV3_WRAP1_S5_CLK_SRC                
106 #define GCC_QUPV3_WRAP1_S6_CLK                    
107 #define GCC_QUPV3_WRAP1_S6_CLK_SRC                
108 #define GCC_QUPV3_WRAP1_S7_CLK                    
109 #define GCC_QUPV3_WRAP1_S7_CLK_SRC                
110 #define GCC_QUPV3_WRAP_0_M_AHB_CLK                
111 #define GCC_QUPV3_WRAP_0_S_AHB_CLK                
112 #define GCC_QUPV3_WRAP_1_M_AHB_CLK                
113 #define GCC_QUPV3_WRAP_1_S_AHB_CLK                
114 #define GCC_SDCC2_AHB_CLK                         
115 #define GCC_SDCC2_APPS_CLK                        
116 #define GCC_SDCC2_APPS_CLK_SRC                    
117 #define GCC_SDCC4_AHB_CLK                         
118 #define GCC_SDCC4_APPS_CLK                        
119 #define GCC_SDCC4_APPS_CLK_SRC                    
120 #define GCC_SYS_NOC_CPUSS_AHB_CLK                 
121 #define GCC_TSIF_AHB_CLK                          
122 #define GCC_TSIF_INACTIVITY_TIMERS_CLK            
123 #define GCC_TSIF_REF_CLK                          
124 #define GCC_TSIF_REF_CLK_SRC                      
125 #define GCC_UFS_CARD_AHB_CLK                      
126 #define GCC_UFS_CARD_AXI_CLK                      
127 #define GCC_UFS_CARD_AXI_CLK_SRC                  
128 #define GCC_UFS_CARD_CLKREF_CLK                   
129 #define GCC_UFS_CARD_ICE_CORE_CLK                 
130 #define GCC_UFS_CARD_ICE_CORE_CLK_SRC             
131 #define GCC_UFS_CARD_PHY_AUX_CLK                  
132 #define GCC_UFS_CARD_PHY_AUX_CLK_SRC              
133 #define GCC_UFS_CARD_RX_SYMBOL_0_CLK              
134 #define GCC_UFS_CARD_RX_SYMBOL_1_CLK              
135 #define GCC_UFS_CARD_TX_SYMBOL_0_CLK              
136 #define GCC_UFS_CARD_UNIPRO_CORE_CLK              
137 #define GCC_UFS_CARD_UNIPRO_CORE_CLK_SRC          
138 #define GCC_UFS_MEM_CLKREF_CLK                    
139 #define GCC_UFS_PHY_AHB_CLK                       
140 #define GCC_UFS_PHY_AXI_CLK                       
141 #define GCC_UFS_PHY_AXI_CLK_SRC                   
142 #define GCC_UFS_PHY_ICE_CORE_CLK                  
143 #define GCC_UFS_PHY_ICE_CORE_CLK_SRC              
144 #define GCC_UFS_PHY_PHY_AUX_CLK                   
145 #define GCC_UFS_PHY_PHY_AUX_CLK_SRC               
146 #define GCC_UFS_PHY_RX_SYMBOL_0_CLK               
147 #define GCC_UFS_PHY_RX_SYMBOL_1_CLK               
148 #define GCC_UFS_PHY_TX_SYMBOL_0_CLK               
149 #define GCC_UFS_PHY_UNIPRO_CORE_CLK               
150 #define GCC_UFS_PHY_UNIPRO_CORE_CLK_SRC           
151 #define GCC_USB30_PRIM_MASTER_CLK                 
152 #define GCC_USB30_PRIM_MASTER_CLK_SRC             
153 #define GCC_USB30_PRIM_MOCK_UTMI_CLK              
154 #define GCC_USB30_PRIM_MOCK_UTMI_CLK_SRC          
155 #define GCC_USB30_PRIM_SLEEP_CLK                  
156 #define GCC_USB30_SEC_MASTER_CLK                  
157 #define GCC_USB30_SEC_MASTER_CLK_SRC              
158 #define GCC_USB30_SEC_MOCK_UTMI_CLK               
159 #define GCC_USB30_SEC_MOCK_UTMI_CLK_SRC           
160 #define GCC_USB30_SEC_SLEEP_CLK                   
161 #define GCC_USB3_PRIM_CLKREF_CLK                  
162 #define GCC_USB3_PRIM_PHY_AUX_CLK                 
163 #define GCC_USB3_PRIM_PHY_AUX_CLK_SRC             
164 #define GCC_USB3_PRIM_PHY_COM_AUX_CLK             
165 #define GCC_USB3_PRIM_PHY_PIPE_CLK                
166 #define GCC_USB3_SEC_CLKREF_CLK                   
167 #define GCC_USB3_SEC_PHY_AUX_CLK                  
168 #define GCC_USB3_SEC_PHY_AUX_CLK_SRC              
169 #define GCC_USB3_SEC_PHY_PIPE_CLK                 
170 #define GCC_USB3_SEC_PHY_COM_AUX_CLK              
171 #define GCC_USB_PHY_CFG_AHB2PHY_CLK               
172 #define GCC_VIDEO_AHB_CLK                         
173 #define GCC_VIDEO_AXI_CLK                         
174 #define GCC_VIDEO_XO_CLK                          
175 #define GPLL0                                     
176 #define GPLL0_OUT_EVEN                            
177 #define GPLL0_OUT_MAIN                            
178 #define GCC_GPU_IREF_CLK                          
179 #define GCC_SDCC1_AHB_CLK                         
180 #define GCC_SDCC1_APPS_CLK                        
181 #define GCC_SDCC1_ICE_CORE_CLK                    
182 #define GCC_SDCC1_APPS_CLK_SRC                    
183 #define GCC_SDCC1_ICE_CORE_CLK_SRC                
184 #define GCC_APC_VS_CLK                            
185 #define GCC_GPU_VS_CLK                            
186 #define GCC_MSS_VS_CLK                            
187 #define GCC_VDDA_VS_CLK                           
188 #define GCC_VDDCX_VS_CLK                          
189 #define GCC_VDDMX_VS_CLK                          
190 #define GCC_VS_CTRL_AHB_CLK                       
191 #define GCC_VS_CTRL_CLK                           
192 #define GCC_VS_CTRL_CLK_SRC                       
193 #define GCC_VSENSOR_CLK_SRC                       
194 #define GPLL4                                     
195 #define GCC_CPUSS_DVM_BUS_CLK                     
196 #define GCC_CPUSS_GNOC_CLK                        
197 #define GCC_QSPI_CORE_CLK_SRC                     
198 #define GCC_QSPI_CORE_CLK                         
199 #define GCC_QSPI_CNOC_PERIPH_AHB_CLK              
200 #define GCC_LPASS_Q6_AXI_CLK                      
201 #define GCC_LPASS_SWAY_CLK                        
202 #define GPLL6                                     
203                                                   
204 /* GCC Resets */                                  
205 #define GCC_MMSS_BCR                              
206 #define GCC_PCIE_0_BCR                            
207 #define GCC_PCIE_1_BCR                            
208 #define GCC_PCIE_PHY_BCR                          
209 #define GCC_PDM_BCR                               
210 #define GCC_PRNG_BCR                              
211 #define GCC_QUPV3_WRAPPER_0_BCR                   
212 #define GCC_QUPV3_WRAPPER_1_BCR                   
213 #define GCC_QUSB2PHY_PRIM_BCR                     
214 #define GCC_QUSB2PHY_SEC_BCR                      
215 #define GCC_SDCC2_BCR                             
216 #define GCC_SDCC4_BCR                             
217 #define GCC_TSIF_BCR                              
218 #define GCC_UFS_CARD_BCR                          
219 #define GCC_UFS_PHY_BCR                           
220 #define GCC_USB30_PRIM_BCR                        
221 #define GCC_USB30_SEC_BCR                         
222 #define GCC_USB3_PHY_PRIM_BCR                     
223 #define GCC_USB3PHY_PHY_PRIM_BCR                  
224 #define GCC_USB3_DP_PHY_PRIM_BCR                  
225 #define GCC_USB3_PHY_SEC_BCR                      
226 #define GCC_USB3PHY_PHY_SEC_BCR                   
227 #define GCC_USB3_DP_PHY_SEC_BCR                   
228 #define GCC_USB_PHY_CFG_AHB2PHY_BCR               
229 #define GCC_PCIE_0_PHY_BCR                        
230 #define GCC_PCIE_1_PHY_BCR                        
231                                                   
232 /* GCC GDSCRs */                                  
233 #define PCIE_0_GDSC                               
234 #define PCIE_1_GDSC                               
235 #define UFS_CARD_GDSC                             
236 #define UFS_PHY_GDSC                              
237 #define USB30_PRIM_GDSC                           
238 #define USB30_SEC_GDSC                            
239 #define HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS    
240 #define HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDSC    
241 #define HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDSC        
242 #define HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDSC        
243 #define HLOS1_VOTE_MMNOC_MMU_TBU_HF0_GDSC         
244 #define HLOS1_VOTE_MMNOC_MMU_TBU_HF1_GDSC         
245 #define HLOS1_VOTE_MMNOC_MMU_TBU_SF_GDSC          
246                                                   
247 #endif                                            
248                                                   

~ [ source navigation ] ~ [ diff markup ] ~ [ identifier search ] ~

kernel.org | git.kernel.org | LWN.net | Project Home | SVN repository | Mail admin

Linux® is a registered trademark of Linus Torvalds in the United States and other countries.
TOMOYO® is a registered trademark of NTT DATA CORPORATION.

sflogo.php