1 /* SPDX-License-Identifier: GPL-2.0-only */ 1 2 /* 3 * Copyright (c) 2020, The Linux Foundation. A 4 */ 5 6 #ifndef _DT_BINDINGS_CLK_QCOM_GCC_SM8250_H 7 #define _DT_BINDINGS_CLK_QCOM_GCC_SM8250_H 8 9 /* GCC clocks */ 10 #define GPLL0 11 #define GPLL0_OUT_EVEN 12 #define GPLL4 13 #define GPLL9 14 #define GCC_AGGRE_NOC_PCIE_TBU_CLK 15 #define GCC_AGGRE_UFS_CARD_AXI_CLK 16 #define GCC_AGGRE_UFS_PHY_AXI_CLK 17 #define GCC_AGGRE_USB3_PRIM_AXI_CLK 18 #define GCC_AGGRE_USB3_SEC_AXI_CLK 19 #define GCC_BOOT_ROM_AHB_CLK 20 #define GCC_CAMERA_AHB_CLK 21 #define GCC_CAMERA_HF_AXI_CLK 22 #define GCC_CAMERA_SF_AXI_CLK 23 #define GCC_CAMERA_XO_CLK 24 #define GCC_CFG_NOC_USB3_PRIM_AXI_CLK 25 #define GCC_CFG_NOC_USB3_SEC_AXI_CLK 26 #define GCC_CPUSS_AHB_CLK 27 #define GCC_CPUSS_AHB_CLK_SRC 28 #define GCC_CPUSS_AHB_POSTDIV_CLK_SRC 29 #define GCC_CPUSS_DVM_BUS_CLK 30 #define GCC_CPUSS_RBCPR_CLK 31 #define GCC_DDRSS_GPU_AXI_CLK 32 #define GCC_DDRSS_PCIE_SF_TBU_CLK 33 #define GCC_DISP_AHB_CLK 34 #define GCC_DISP_HF_AXI_CLK 35 #define GCC_DISP_SF_AXI_CLK 36 #define GCC_DISP_XO_CLK 37 #define GCC_GP1_CLK 38 #define GCC_GP1_CLK_SRC 39 #define GCC_GP2_CLK 40 #define GCC_GP2_CLK_SRC 41 #define GCC_GP3_CLK 42 #define GCC_GP3_CLK_SRC 43 #define GCC_GPU_CFG_AHB_CLK 44 #define GCC_GPU_GPLL0_CLK_SRC 45 #define GCC_GPU_GPLL0_DIV_CLK_SRC 46 #define GCC_GPU_IREF_EN 47 #define GCC_GPU_MEMNOC_GFX_CLK 48 #define GCC_GPU_SNOC_DVM_GFX_CLK 49 #define GCC_NPU_AXI_CLK 50 #define GCC_NPU_BWMON_AXI_CLK 51 #define GCC_NPU_BWMON_CFG_AHB_CLK 52 #define GCC_NPU_CFG_AHB_CLK 53 #define GCC_NPU_DMA_CLK 54 #define GCC_NPU_GPLL0_CLK_SRC 55 #define GCC_NPU_GPLL0_DIV_CLK_SRC 56 #define GCC_PCIE0_PHY_REFGEN_CLK 57 #define GCC_PCIE1_PHY_REFGEN_CLK 58 #define GCC_PCIE2_PHY_REFGEN_CLK 59 #define GCC_PCIE_0_AUX_CLK 60 #define GCC_PCIE_0_AUX_CLK_SRC 61 #define GCC_PCIE_0_CFG_AHB_CLK 62 #define GCC_PCIE_0_MSTR_AXI_CLK 63 #define GCC_PCIE_0_PIPE_CLK 64 #define GCC_PCIE_0_SLV_AXI_CLK 65 #define GCC_PCIE_0_SLV_Q2A_AXI_CLK 66 #define GCC_PCIE_1_AUX_CLK 67 #define GCC_PCIE_1_AUX_CLK_SRC 68 #define GCC_PCIE_1_CFG_AHB_CLK 69 #define GCC_PCIE_1_MSTR_AXI_CLK 70 #define GCC_PCIE_1_PIPE_CLK 71 #define GCC_PCIE_1_SLV_AXI_CLK 72 #define GCC_PCIE_1_SLV_Q2A_AXI_CLK 73 #define GCC_PCIE_2_AUX_CLK 74 #define GCC_PCIE_2_AUX_CLK_SRC 75 #define GCC_PCIE_2_CFG_AHB_CLK 76 #define GCC_PCIE_2_MSTR_AXI_CLK 77 #define GCC_PCIE_2_PIPE_CLK 78 #define GCC_PCIE_2_SLV_AXI_CLK 79 #define GCC_PCIE_2_SLV_Q2A_AXI_CLK 80 #define GCC_PCIE_MDM_CLKREF_EN 81 #define GCC_PCIE_PHY_AUX_CLK 82 #define GCC_PCIE_PHY_REFGEN_CLK_SRC 83 #define GCC_PCIE_WIFI_CLKREF_EN 84 #define GCC_PCIE_WIGIG_CLKREF_EN 85 #define GCC_PDM2_CLK 86 #define GCC_PDM2_CLK_SRC 87 #define GCC_PDM_AHB_CLK 88 #define GCC_PDM_XO4_CLK 89 #define GCC_PRNG_AHB_CLK 90 #define GCC_QMIP_CAMERA_NRT_AHB_CLK 91 #define GCC_QMIP_CAMERA_RT_AHB_CLK 92 #define GCC_QMIP_DISP_AHB_CLK 93 #define GCC_QMIP_VIDEO_CVP_AHB_CLK 94 #define GCC_QMIP_VIDEO_VCODEC_AHB_CLK 95 #define GCC_QUPV3_WRAP0_CORE_2X_CLK 96 #define GCC_QUPV3_WRAP0_CORE_CLK 97 #define GCC_QUPV3_WRAP0_S0_CLK 98 #define GCC_QUPV3_WRAP0_S0_CLK_SRC 99 #define GCC_QUPV3_WRAP0_S1_CLK 100 #define GCC_QUPV3_WRAP0_S1_CLK_SRC 101 #define GCC_QUPV3_WRAP0_S2_CLK 102 #define GCC_QUPV3_WRAP0_S2_CLK_SRC 103 #define GCC_QUPV3_WRAP0_S3_CLK 104 #define GCC_QUPV3_WRAP0_S3_CLK_SRC 105 #define GCC_QUPV3_WRAP0_S4_CLK 106 #define GCC_QUPV3_WRAP0_S4_CLK_SRC 107 #define GCC_QUPV3_WRAP0_S5_CLK 108 #define GCC_QUPV3_WRAP0_S5_CLK_SRC 109 #define GCC_QUPV3_WRAP0_S6_CLK 110 #define GCC_QUPV3_WRAP0_S6_CLK_SRC 111 #define GCC_QUPV3_WRAP0_S7_CLK 112 #define GCC_QUPV3_WRAP0_S7_CLK_SRC 113 #define GCC_QUPV3_WRAP1_CORE_2X_CLK 114 #define GCC_QUPV3_WRAP1_CORE_CLK 115 #define GCC_QUPV3_WRAP1_S0_CLK 116 #define GCC_QUPV3_WRAP1_S0_CLK_SRC 117 #define GCC_QUPV3_WRAP1_S1_CLK 118 #define GCC_QUPV3_WRAP1_S1_CLK_SRC 119 #define GCC_QUPV3_WRAP1_S2_CLK 120 #define GCC_QUPV3_WRAP1_S2_CLK_SRC 121 #define GCC_QUPV3_WRAP1_S3_CLK 122 #define GCC_QUPV3_WRAP1_S3_CLK_SRC 123 #define GCC_QUPV3_WRAP1_S4_CLK 124 #define GCC_QUPV3_WRAP1_S4_CLK_SRC 125 #define GCC_QUPV3_WRAP1_S5_CLK 126 #define GCC_QUPV3_WRAP1_S5_CLK_SRC 127 #define GCC_QUPV3_WRAP2_CORE_2X_CLK 128 #define GCC_QUPV3_WRAP2_CORE_CLK 129 #define GCC_QUPV3_WRAP2_S0_CLK 130 #define GCC_QUPV3_WRAP2_S0_CLK_SRC 131 #define GCC_QUPV3_WRAP2_S1_CLK 132 #define GCC_QUPV3_WRAP2_S1_CLK_SRC 133 #define GCC_QUPV3_WRAP2_S2_CLK 134 #define GCC_QUPV3_WRAP2_S2_CLK_SRC 135 #define GCC_QUPV3_WRAP2_S3_CLK 136 #define GCC_QUPV3_WRAP2_S3_CLK_SRC 137 #define GCC_QUPV3_WRAP2_S4_CLK 138 #define GCC_QUPV3_WRAP2_S4_CLK_SRC 139 #define GCC_QUPV3_WRAP2_S5_CLK 140 #define GCC_QUPV3_WRAP2_S5_CLK_SRC 141 #define GCC_QUPV3_WRAP_0_M_AHB_CLK 142 #define GCC_QUPV3_WRAP_0_S_AHB_CLK 143 #define GCC_QUPV3_WRAP_1_M_AHB_CLK 144 #define GCC_QUPV3_WRAP_1_S_AHB_CLK 145 #define GCC_QUPV3_WRAP_2_M_AHB_CLK 146 #define GCC_QUPV3_WRAP_2_S_AHB_CLK 147 #define GCC_SDCC2_AHB_CLK 148 #define GCC_SDCC2_APPS_CLK 149 #define GCC_SDCC2_APPS_CLK_SRC 150 #define GCC_SDCC4_AHB_CLK 151 #define GCC_SDCC4_APPS_CLK 152 #define GCC_SDCC4_APPS_CLK_SRC 153 #define GCC_SYS_NOC_CPUSS_AHB_CLK 154 #define GCC_TSIF_AHB_CLK 155 #define GCC_TSIF_INACTIVITY_TIMERS_CLK 156 #define GCC_TSIF_REF_CLK 157 #define GCC_TSIF_REF_CLK_SRC 158 #define GCC_UFS_1X_CLKREF_EN 159 #define GCC_UFS_CARD_AHB_CLK 160 #define GCC_UFS_CARD_AXI_CLK 161 #define GCC_UFS_CARD_AXI_CLK_SRC 162 #define GCC_UFS_CARD_ICE_CORE_CLK 163 #define GCC_UFS_CARD_ICE_CORE_CLK_SRC 164 #define GCC_UFS_CARD_PHY_AUX_CLK 165 #define GCC_UFS_CARD_PHY_AUX_CLK_SRC 166 #define GCC_UFS_CARD_RX_SYMBOL_0_CLK 167 #define GCC_UFS_CARD_RX_SYMBOL_1_CLK 168 #define GCC_UFS_CARD_TX_SYMBOL_0_CLK 169 #define GCC_UFS_CARD_UNIPRO_CORE_CLK 170 #define GCC_UFS_CARD_UNIPRO_CORE_CLK_SRC 171 #define GCC_UFS_PHY_AHB_CLK 172 #define GCC_UFS_PHY_AXI_CLK 173 #define GCC_UFS_PHY_AXI_CLK_SRC 174 #define GCC_UFS_PHY_ICE_CORE_CLK 175 #define GCC_UFS_PHY_ICE_CORE_CLK_SRC 176 #define GCC_UFS_PHY_PHY_AUX_CLK 177 #define GCC_UFS_PHY_PHY_AUX_CLK_SRC 178 #define GCC_UFS_PHY_RX_SYMBOL_0_CLK 179 #define GCC_UFS_PHY_RX_SYMBOL_1_CLK 180 #define GCC_UFS_PHY_TX_SYMBOL_0_CLK 181 #define GCC_UFS_PHY_UNIPRO_CORE_CLK 182 #define GCC_UFS_PHY_UNIPRO_CORE_CLK_SRC 183 #define GCC_USB30_PRIM_MASTER_CLK 184 #define GCC_USB30_PRIM_MASTER_CLK_SRC 185 #define GCC_USB30_PRIM_MOCK_UTMI_CLK 186 #define GCC_USB30_PRIM_MOCK_UTMI_CLK_SRC 187 #define GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CLK_S 188 #define GCC_USB30_PRIM_SLEEP_CLK 189 #define GCC_USB30_SEC_MASTER_CLK 190 #define GCC_USB30_SEC_MASTER_CLK_SRC 191 #define GCC_USB30_SEC_MOCK_UTMI_CLK 192 #define GCC_USB30_SEC_MOCK_UTMI_CLK_SRC 193 #define GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CLK_SR 194 #define GCC_USB30_SEC_SLEEP_CLK 195 #define GCC_USB3_PRIM_PHY_AUX_CLK 196 #define GCC_USB3_PRIM_PHY_AUX_CLK_SRC 197 #define GCC_USB3_PRIM_PHY_COM_AUX_CLK 198 #define GCC_USB3_PRIM_PHY_PIPE_CLK 199 #define GCC_USB3_PRIM_PHY_PIPE_CLK_SRC 200 #define GCC_USB3_SEC_CLKREF_EN 201 #define GCC_USB3_SEC_PHY_AUX_CLK 202 #define GCC_USB3_SEC_PHY_AUX_CLK_SRC 203 #define GCC_USB3_SEC_PHY_COM_AUX_CLK 204 #define GCC_USB3_SEC_PHY_PIPE_CLK 205 #define GCC_USB3_SEC_PHY_PIPE_CLK_SRC 206 #define GCC_VIDEO_AHB_CLK 207 #define GCC_VIDEO_AXI0_CLK 208 #define GCC_VIDEO_AXI1_CLK 209 #define GCC_VIDEO_XO_CLK 210 211 /* GCC resets */ 212 #define GCC_GPU_BCR 213 #define GCC_MMSS_BCR 214 #define GCC_NPU_BWMON_BCR 215 #define GCC_NPU_BCR 216 #define GCC_PCIE_0_BCR 217 #define GCC_PCIE_0_LINK_DOWN_BCR 218 #define GCC_PCIE_0_NOCSR_COM_PHY_BCR 219 #define GCC_PCIE_0_PHY_BCR 220 #define GCC_PCIE_0_PHY_NOCSR_COM_PHY_BCR 221 #define GCC_PCIE_1_BCR 222 #define GCC_PCIE_1_LINK_DOWN_BCR 223 #define GCC_PCIE_1_NOCSR_COM_PHY_BCR 224 #define GCC_PCIE_1_PHY_BCR 225 #define GCC_PCIE_1_PHY_NOCSR_COM_PHY_BCR 226 #define GCC_PCIE_2_BCR 227 #define GCC_PCIE_2_LINK_DOWN_BCR 228 #define GCC_PCIE_2_NOCSR_COM_PHY_BCR 229 #define GCC_PCIE_2_PHY_BCR 230 #define GCC_PCIE_2_PHY_NOCSR_COM_PHY_BCR 231 #define GCC_PCIE_PHY_BCR 232 #define GCC_PCIE_PHY_CFG_AHB_BCR 233 #define GCC_PCIE_PHY_COM_BCR 234 #define GCC_PDM_BCR 235 #define GCC_PRNG_BCR 236 #define GCC_QUPV3_WRAPPER_0_BCR 237 #define GCC_QUPV3_WRAPPER_1_BCR 238 #define GCC_QUPV3_WRAPPER_2_BCR 239 #define GCC_QUSB2PHY_PRIM_BCR 240 #define GCC_QUSB2PHY_SEC_BCR 241 #define GCC_SDCC2_BCR 242 #define GCC_SDCC4_BCR 243 #define GCC_TSIF_BCR 244 #define GCC_UFS_CARD_BCR 245 #define GCC_UFS_PHY_BCR 246 #define GCC_USB30_PRIM_BCR 247 #define GCC_USB30_SEC_BCR 248 #define GCC_USB3_DP_PHY_PRIM_BCR 249 #define GCC_USB3_DP_PHY_SEC_BCR 250 #define GCC_USB3_PHY_PRIM_BCR 251 #define GCC_USB3_PHY_SEC_BCR 252 #define GCC_USB3PHY_PHY_PRIM_BCR 253 #define GCC_USB3PHY_PHY_SEC_BCR 254 #define GCC_USB_PHY_CFG_AHB2PHY_BCR 255 #define GCC_VIDEO_AXI0_CLK_ARES 256 #define GCC_VIDEO_AXI1_CLK_ARES 257 258 /* GCC power domains */ 259 #define PCIE_0_GDSC 260 #define PCIE_1_GDSC 261 #define PCIE_2_GDSC 262 #define UFS_CARD_GDSC 263 #define UFS_PHY_GDSC 264 #define USB30_PRIM_GDSC 265 #define USB30_SEC_GDSC 266 #define HLOS1_VOTE_MMNOC_MMU_TBU_HF0_GDSC 267 #define HLOS1_VOTE_MMNOC_MMU_TBU_HF1_GDSC 268 #define HLOS1_VOTE_MMNOC_MMU_TBU_SF0_GDSC 269 #define HLOS1_VOTE_MMNOC_MMU_TBU_SF1_GDSC 270 271 #endif 272
Linux® is a registered trademark of Linus Torvalds in the United States and other countries.
TOMOYO® is a registered trademark of NTT DATA CORPORATION.