1 /* SPDX-License-Identifier: (GPL-2.0-only OR B 1 2 /* 3 * Copyright (c) 2022, Qualcomm Innovation Cen 4 * Copyright (c) 2023, Linaro Limited 5 */ 6 7 #ifndef _DT_BINDINGS_CLK_QCOM_GCC_SA8775P_H 8 #define _DT_BINDINGS_CLK_QCOM_GCC_SA8775P_H 9 10 /* GCC clocks */ 11 #define GCC_GPLL0 12 #define GCC_GPLL0_OUT_EVEN 13 #define GCC_GPLL1 14 #define GCC_GPLL4 15 #define GCC_GPLL5 16 #define GCC_GPLL7 17 #define GCC_GPLL9 18 #define GCC_AGGRE_NOC_QUPV3_AXI_CLK 19 #define GCC_AGGRE_UFS_CARD_AXI_CLK 20 #define GCC_AGGRE_UFS_PHY_AXI_CLK 21 #define GCC_AGGRE_USB2_PRIM_AXI_CLK 22 #define GCC_AGGRE_USB3_PRIM_AXI_CLK 23 #define GCC_AGGRE_USB3_SEC_AXI_CLK 24 #define GCC_AHB2PHY0_CLK 25 #define GCC_AHB2PHY2_CLK 26 #define GCC_AHB2PHY3_CLK 27 #define GCC_BOOT_ROM_AHB_CLK 28 #define GCC_CAMERA_AHB_CLK 29 #define GCC_CAMERA_HF_AXI_CLK 30 #define GCC_CAMERA_SF_AXI_CLK 31 #define GCC_CAMERA_THROTTLE_XO_CLK 32 #define GCC_CAMERA_XO_CLK 33 #define GCC_CFG_NOC_USB2_PRIM_AXI_CLK 34 #define GCC_CFG_NOC_USB3_PRIM_AXI_CLK 35 #define GCC_CFG_NOC_USB3_SEC_AXI_CLK 36 #define GCC_DDRSS_GPU_AXI_CLK 37 #define GCC_DISP1_AHB_CLK 38 #define GCC_DISP1_HF_AXI_CLK 39 #define GCC_DISP1_XO_CLK 40 #define GCC_DISP_AHB_CLK 41 #define GCC_DISP_HF_AXI_CLK 42 #define GCC_DISP_XO_CLK 43 #define GCC_EDP_REF_CLKREF_EN 44 #define GCC_EMAC0_AXI_CLK 45 #define GCC_EMAC0_PHY_AUX_CLK 46 #define GCC_EMAC0_PHY_AUX_CLK_SRC 47 #define GCC_EMAC0_PTP_CLK 48 #define GCC_EMAC0_PTP_CLK_SRC 49 #define GCC_EMAC0_RGMII_CLK 50 #define GCC_EMAC0_RGMII_CLK_SRC 51 #define GCC_EMAC0_SLV_AHB_CLK 52 #define GCC_EMAC1_AXI_CLK 53 #define GCC_EMAC1_PHY_AUX_CLK 54 #define GCC_EMAC1_PHY_AUX_CLK_SRC 55 #define GCC_EMAC1_PTP_CLK 56 #define GCC_EMAC1_PTP_CLK_SRC 57 #define GCC_EMAC1_RGMII_CLK 58 #define GCC_EMAC1_RGMII_CLK_SRC 59 #define GCC_EMAC1_SLV_AHB_CLK 60 #define GCC_GP1_CLK 61 #define GCC_GP1_CLK_SRC 62 #define GCC_GP2_CLK 63 #define GCC_GP2_CLK_SRC 64 #define GCC_GP3_CLK 65 #define GCC_GP3_CLK_SRC 66 #define GCC_GP4_CLK 67 #define GCC_GP4_CLK_SRC 68 #define GCC_GP5_CLK 69 #define GCC_GP5_CLK_SRC 70 #define GCC_GPU_CFG_AHB_CLK 71 #define GCC_GPU_GPLL0_CLK_SRC 72 #define GCC_GPU_GPLL0_DIV_CLK_SRC 73 #define GCC_GPU_MEMNOC_GFX_CLK 74 #define GCC_GPU_SNOC_DVM_GFX_CLK 75 #define GCC_GPU_TCU_THROTTLE_AHB_CLK 76 #define GCC_GPU_TCU_THROTTLE_CLK 77 #define GCC_PCIE_0_AUX_CLK 78 #define GCC_PCIE_0_AUX_CLK_SRC 79 #define GCC_PCIE_0_CFG_AHB_CLK 80 #define GCC_PCIE_0_MSTR_AXI_CLK 81 #define GCC_PCIE_0_PHY_AUX_CLK 82 #define GCC_PCIE_0_PHY_AUX_CLK_SRC 83 #define GCC_PCIE_0_PHY_RCHNG_CLK 84 #define GCC_PCIE_0_PHY_RCHNG_CLK_SRC 85 #define GCC_PCIE_0_PIPE_CLK 86 #define GCC_PCIE_0_PIPE_CLK_SRC 87 #define GCC_PCIE_0_PIPE_DIV_CLK_SRC 88 #define GCC_PCIE_0_PIPEDIV2_CLK 89 #define GCC_PCIE_0_SLV_AXI_CLK 90 #define GCC_PCIE_0_SLV_Q2A_AXI_CLK 91 #define GCC_PCIE_1_AUX_CLK 92 #define GCC_PCIE_1_AUX_CLK_SRC 93 #define GCC_PCIE_1_CFG_AHB_CLK 94 #define GCC_PCIE_1_MSTR_AXI_CLK 95 #define GCC_PCIE_1_PHY_AUX_CLK 96 #define GCC_PCIE_1_PHY_AUX_CLK_SRC 97 #define GCC_PCIE_1_PHY_RCHNG_CLK 98 #define GCC_PCIE_1_PHY_RCHNG_CLK_SRC 99 #define GCC_PCIE_1_PIPE_CLK 100 #define GCC_PCIE_1_PIPE_CLK_SRC 101 #define GCC_PCIE_1_PIPE_DIV_CLK_SRC 102 #define GCC_PCIE_1_PIPEDIV2_CLK 103 #define GCC_PCIE_1_SLV_AXI_CLK 104 #define GCC_PCIE_1_SLV_Q2A_AXI_CLK 105 #define GCC_PCIE_CLKREF_EN 106 #define GCC_PCIE_THROTTLE_CFG_CLK 107 #define GCC_PDM2_CLK 108 #define GCC_PDM2_CLK_SRC 109 #define GCC_PDM_AHB_CLK 110 #define GCC_PDM_XO4_CLK 111 #define GCC_QMIP_CAMERA_NRT_AHB_CLK 112 #define GCC_QMIP_CAMERA_RT_AHB_CLK 113 #define GCC_QMIP_DISP1_AHB_CLK 114 #define GCC_QMIP_DISP1_ROT_AHB_CLK 115 #define GCC_QMIP_DISP_AHB_CLK 116 #define GCC_QMIP_DISP_ROT_AHB_CLK 117 #define GCC_QMIP_VIDEO_CVP_AHB_CLK 118 #define GCC_QMIP_VIDEO_VCODEC_AHB_CLK 119 #define GCC_QMIP_VIDEO_VCPU_AHB_CLK 120 #define GCC_QUPV3_WRAP0_CORE_2X_CLK 121 #define GCC_QUPV3_WRAP0_CORE_CLK 122 #define GCC_QUPV3_WRAP0_S0_CLK 123 #define GCC_QUPV3_WRAP0_S0_CLK_SRC 124 #define GCC_QUPV3_WRAP0_S1_CLK 125 #define GCC_QUPV3_WRAP0_S1_CLK_SRC 126 #define GCC_QUPV3_WRAP0_S2_CLK 127 #define GCC_QUPV3_WRAP0_S2_CLK_SRC 128 #define GCC_QUPV3_WRAP0_S3_CLK 129 #define GCC_QUPV3_WRAP0_S3_CLK_SRC 130 #define GCC_QUPV3_WRAP0_S4_CLK 131 #define GCC_QUPV3_WRAP0_S4_CLK_SRC 132 #define GCC_QUPV3_WRAP0_S5_CLK 133 #define GCC_QUPV3_WRAP0_S5_CLK_SRC 134 #define GCC_QUPV3_WRAP0_S6_CLK 135 #define GCC_QUPV3_WRAP0_S6_CLK_SRC 136 #define GCC_QUPV3_WRAP1_CORE_2X_CLK 137 #define GCC_QUPV3_WRAP1_CORE_CLK 138 #define GCC_QUPV3_WRAP1_S0_CLK 139 #define GCC_QUPV3_WRAP1_S0_CLK_SRC 140 #define GCC_QUPV3_WRAP1_S1_CLK 141 #define GCC_QUPV3_WRAP1_S1_CLK_SRC 142 #define GCC_QUPV3_WRAP1_S2_CLK 143 #define GCC_QUPV3_WRAP1_S2_CLK_SRC 144 #define GCC_QUPV3_WRAP1_S3_CLK 145 #define GCC_QUPV3_WRAP1_S3_CLK_SRC 146 #define GCC_QUPV3_WRAP1_S4_CLK 147 #define GCC_QUPV3_WRAP1_S4_CLK_SRC 148 #define GCC_QUPV3_WRAP1_S5_CLK 149 #define GCC_QUPV3_WRAP1_S5_CLK_SRC 150 #define GCC_QUPV3_WRAP1_S6_CLK 151 #define GCC_QUPV3_WRAP1_S6_CLK_SRC 152 #define GCC_QUPV3_WRAP2_CORE_2X_CLK 153 #define GCC_QUPV3_WRAP2_CORE_CLK 154 #define GCC_QUPV3_WRAP2_S0_CLK 155 #define GCC_QUPV3_WRAP2_S0_CLK_SRC 156 #define GCC_QUPV3_WRAP2_S1_CLK 157 #define GCC_QUPV3_WRAP2_S1_CLK_SRC 158 #define GCC_QUPV3_WRAP2_S2_CLK 159 #define GCC_QUPV3_WRAP2_S2_CLK_SRC 160 #define GCC_QUPV3_WRAP2_S3_CLK 161 #define GCC_QUPV3_WRAP2_S3_CLK_SRC 162 #define GCC_QUPV3_WRAP2_S4_CLK 163 #define GCC_QUPV3_WRAP2_S4_CLK_SRC 164 #define GCC_QUPV3_WRAP2_S5_CLK 165 #define GCC_QUPV3_WRAP2_S5_CLK_SRC 166 #define GCC_QUPV3_WRAP2_S6_CLK 167 #define GCC_QUPV3_WRAP2_S6_CLK_SRC 168 #define GCC_QUPV3_WRAP3_CORE_2X_CLK 169 #define GCC_QUPV3_WRAP3_CORE_CLK 170 #define GCC_QUPV3_WRAP3_QSPI_CLK 171 #define GCC_QUPV3_WRAP3_S0_CLK 172 #define GCC_QUPV3_WRAP3_S0_CLK_SRC 173 #define GCC_QUPV3_WRAP3_S0_DIV_CLK_SRC 174 #define GCC_QUPV3_WRAP_0_M_AHB_CLK 175 #define GCC_QUPV3_WRAP_0_S_AHB_CLK 176 #define GCC_QUPV3_WRAP_1_M_AHB_CLK 177 #define GCC_QUPV3_WRAP_1_S_AHB_CLK 178 #define GCC_QUPV3_WRAP_2_M_AHB_CLK 179 #define GCC_QUPV3_WRAP_2_S_AHB_CLK 180 #define GCC_QUPV3_WRAP_3_M_AHB_CLK 181 #define GCC_QUPV3_WRAP_3_S_AHB_CLK 182 #define GCC_SDCC1_AHB_CLK 183 #define GCC_SDCC1_APPS_CLK 184 #define GCC_SDCC1_APPS_CLK_SRC 185 #define GCC_SDCC1_ICE_CORE_CLK 186 #define GCC_SDCC1_ICE_CORE_CLK_SRC 187 #define GCC_SGMI_CLKREF_EN 188 #define GCC_TSCSS_AHB_CLK 189 #define GCC_TSCSS_CNTR_CLK_SRC 190 #define GCC_TSCSS_ETU_CLK 191 #define GCC_TSCSS_GLOBAL_CNTR_CLK 192 #define GCC_UFS_CARD_AHB_CLK 193 #define GCC_UFS_CARD_AXI_CLK 194 #define GCC_UFS_CARD_AXI_CLK_SRC 195 #define GCC_UFS_CARD_ICE_CORE_CLK 196 #define GCC_UFS_CARD_ICE_CORE_CLK_SRC 197 #define GCC_UFS_CARD_PHY_AUX_CLK 198 #define GCC_UFS_CARD_PHY_AUX_CLK_SRC 199 #define GCC_UFS_CARD_RX_SYMBOL_0_CLK 200 #define GCC_UFS_CARD_RX_SYMBOL_0_CLK_SRC 201 #define GCC_UFS_CARD_RX_SYMBOL_1_CLK 202 #define GCC_UFS_CARD_RX_SYMBOL_1_CLK_SRC 203 #define GCC_UFS_CARD_TX_SYMBOL_0_CLK 204 #define GCC_UFS_CARD_TX_SYMBOL_0_CLK_SRC 205 #define GCC_UFS_CARD_UNIPRO_CORE_CLK 206 #define GCC_UFS_CARD_UNIPRO_CORE_CLK_SRC 207 #define GCC_UFS_PHY_AHB_CLK 208 #define GCC_UFS_PHY_AXI_CLK 209 #define GCC_UFS_PHY_AXI_CLK_SRC 210 #define GCC_UFS_PHY_ICE_CORE_CLK 211 #define GCC_UFS_PHY_ICE_CORE_CLK_SRC 212 #define GCC_UFS_PHY_PHY_AUX_CLK 213 #define GCC_UFS_PHY_PHY_AUX_CLK_SRC 214 #define GCC_UFS_PHY_RX_SYMBOL_0_CLK 215 #define GCC_UFS_PHY_RX_SYMBOL_0_CLK_SRC 216 #define GCC_UFS_PHY_RX_SYMBOL_1_CLK 217 #define GCC_UFS_PHY_RX_SYMBOL_1_CLK_SRC 218 #define GCC_UFS_PHY_TX_SYMBOL_0_CLK 219 #define GCC_UFS_PHY_TX_SYMBOL_0_CLK_SRC 220 #define GCC_UFS_PHY_UNIPRO_CORE_CLK 221 #define GCC_UFS_PHY_UNIPRO_CORE_CLK_SRC 222 #define GCC_USB20_MASTER_CLK 223 #define GCC_USB20_MASTER_CLK_SRC 224 #define GCC_USB20_MOCK_UTMI_CLK 225 #define GCC_USB20_MOCK_UTMI_CLK_SRC 226 #define GCC_USB20_MOCK_UTMI_POSTDIV_CLK_SRC 227 #define GCC_USB20_SLEEP_CLK 228 #define GCC_USB30_PRIM_MASTER_CLK 229 #define GCC_USB30_PRIM_MASTER_CLK_SRC 230 #define GCC_USB30_PRIM_MOCK_UTMI_CLK 231 #define GCC_USB30_PRIM_MOCK_UTMI_CLK_SRC 232 #define GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CLK_S 233 #define GCC_USB30_PRIM_SLEEP_CLK 234 #define GCC_USB30_SEC_MASTER_CLK 235 #define GCC_USB30_SEC_MASTER_CLK_SRC 236 #define GCC_USB30_SEC_MOCK_UTMI_CLK 237 #define GCC_USB30_SEC_MOCK_UTMI_CLK_SRC 238 #define GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CLK_SR 239 #define GCC_USB30_SEC_SLEEP_CLK 240 #define GCC_USB3_PRIM_PHY_AUX_CLK 241 #define GCC_USB3_PRIM_PHY_AUX_CLK_SRC 242 #define GCC_USB3_PRIM_PHY_COM_AUX_CLK 243 #define GCC_USB3_PRIM_PHY_PIPE_CLK 244 #define GCC_USB3_PRIM_PHY_PIPE_CLK_SRC 245 #define GCC_USB3_SEC_PHY_AUX_CLK 246 #define GCC_USB3_SEC_PHY_AUX_CLK_SRC 247 #define GCC_USB3_SEC_PHY_COM_AUX_CLK 248 #define GCC_USB3_SEC_PHY_PIPE_CLK 249 #define GCC_USB3_SEC_PHY_PIPE_CLK_SRC 250 #define GCC_USB_CLKREF_EN 251 #define GCC_VIDEO_AHB_CLK 252 #define GCC_VIDEO_AXI0_CLK 253 #define GCC_VIDEO_AXI1_CLK 254 #define GCC_VIDEO_XO_CLK 255 #define GCC_AGGRE_UFS_PHY_AXI_HW_CTL_CLK 256 #define GCC_UFS_PHY_AXI_HW_CTL_CLK 257 #define GCC_UFS_PHY_ICE_CORE_HW_CTL_CLK 258 #define GCC_UFS_PHY_PHY_AUX_HW_CTL_CLK 259 #define GCC_UFS_PHY_UNIPRO_CORE_HW_CTL_CLK 260 261 /* GCC resets */ 262 #define GCC_CAMERA_BCR 263 #define GCC_DISPLAY1_BCR 264 #define GCC_DISPLAY_BCR 265 #define GCC_EMAC0_BCR 266 #define GCC_EMAC1_BCR 267 #define GCC_GPU_BCR 268 #define GCC_MMSS_BCR 269 #define GCC_PCIE_0_BCR 270 #define GCC_PCIE_0_LINK_DOWN_BCR 271 #define GCC_PCIE_0_NOCSR_COM_PHY_BCR 272 #define GCC_PCIE_0_PHY_BCR 273 #define GCC_PCIE_0_PHY_NOCSR_COM_PHY_BCR 274 #define GCC_PCIE_1_BCR 275 #define GCC_PCIE_1_LINK_DOWN_BCR 276 #define GCC_PCIE_1_NOCSR_COM_PHY_BCR 277 #define GCC_PCIE_1_PHY_BCR 278 #define GCC_PCIE_1_PHY_NOCSR_COM_PHY_BCR 279 #define GCC_PDM_BCR 280 #define GCC_QUPV3_WRAPPER_0_BCR 281 #define GCC_QUPV3_WRAPPER_1_BCR 282 #define GCC_QUPV3_WRAPPER_2_BCR 283 #define GCC_QUPV3_WRAPPER_3_BCR 284 #define GCC_SDCC1_BCR 285 #define GCC_TSCSS_BCR 286 #define GCC_UFS_CARD_BCR 287 #define GCC_UFS_PHY_BCR 288 #define GCC_USB20_PRIM_BCR 289 #define GCC_USB2_PHY_PRIM_BCR 290 #define GCC_USB2_PHY_SEC_BCR 291 #define GCC_USB30_PRIM_BCR 292 #define GCC_USB30_SEC_BCR 293 #define GCC_USB3_DP_PHY_PRIM_BCR 294 #define GCC_USB3_DP_PHY_SEC_BCR 295 #define GCC_USB3_PHY_PRIM_BCR 296 #define GCC_USB3_PHY_SEC_BCR 297 #define GCC_USB3_PHY_TERT_BCR 298 #define GCC_USB3_UNIPHY_MP0_BCR 299 #define GCC_USB3_UNIPHY_MP1_BCR 300 #define GCC_USB3PHY_PHY_PRIM_BCR 301 #define GCC_USB3PHY_PHY_SEC_BCR 302 #define GCC_USB3UNIPHY_PHY_MP0_BCR 303 #define GCC_USB3UNIPHY_PHY_MP1_BCR 304 #define GCC_USB_PHY_CFG_AHB2PHY_BCR 305 #define GCC_VIDEO_BCR 306 #define GCC_VIDEO_AXI0_CLK_ARES 307 #define GCC_VIDEO_AXI1_CLK_ARES 308 309 /* GCC GDSCs */ 310 #define PCIE_0_GDSC 311 #define PCIE_1_GDSC 312 #define UFS_CARD_GDSC 313 #define UFS_PHY_GDSC 314 #define USB20_PRIM_GDSC 315 #define USB30_PRIM_GDSC 316 #define USB30_SEC_GDSC 317 #define EMAC0_GDSC 318 #define EMAC1_GDSC 319 320 #endif /* _DT_BINDINGS_CLK_QCOM_GCC_SA8775P_H 321
Linux® is a registered trademark of Linus Torvalds in the United States and other countries.
TOMOYO® is a registered trademark of NTT DATA CORPORATION.