1 /* SPDX-License-Identifier: (GPL-2.0-only OR B 1 2 /* 3 * Copyright (c) 2022-2023, Qualcomm Innovatio 4 */ 5 6 #ifndef _DT_BINDINGS_CLK_QCOM_GCC_SDX75_H 7 #define _DT_BINDINGS_CLK_QCOM_GCC_SDX75_H 8 9 /* GCC clocks */ 10 #define GPLL0 11 #define GPLL0_OUT_EVEN 12 #define GPLL4 13 #define GPLL5 14 #define GPLL6 15 #define GPLL8 16 #define GCC_AHB_PCIE_LINK_CLK 17 #define GCC_BOOT_ROM_AHB_CLK 18 #define GCC_EEE_EMAC0_CLK 19 #define GCC_EEE_EMAC0_CLK_SRC 20 #define GCC_EEE_EMAC1_CLK 21 #define GCC_EEE_EMAC1_CLK_SRC 22 #define GCC_EMAC0_AXI_CLK 23 #define GCC_EMAC0_CC_SGMIIPHY_RX_CLK 24 #define GCC_EMAC0_CC_SGMIIPHY_RX_CLK_SRC 25 #define GCC_EMAC0_CC_SGMIIPHY_TX_CLK 26 #define GCC_EMAC0_CC_SGMIIPHY_TX_CLK_SRC 27 #define GCC_EMAC0_PHY_AUX_CLK 28 #define GCC_EMAC0_PHY_AUX_CLK_SRC 29 #define GCC_EMAC0_PTP_CLK 30 #define GCC_EMAC0_PTP_CLK_SRC 31 #define GCC_EMAC0_RGMII_CLK 32 #define GCC_EMAC0_RGMII_CLK_SRC 33 #define GCC_EMAC0_RPCS_RX_CLK 34 #define GCC_EMAC0_RPCS_TX_CLK 35 #define GCC_EMAC0_SGMIIPHY_MAC_RCLK_SRC 36 #define GCC_EMAC0_SGMIIPHY_MAC_TCLK_SRC 37 #define GCC_EMAC0_SLV_AHB_CLK 38 #define GCC_EMAC0_XGXS_RX_CLK 39 #define GCC_EMAC0_XGXS_TX_CLK 40 #define GCC_EMAC1_AXI_CLK 41 #define GCC_EMAC1_CC_SGMIIPHY_RX_CLK 42 #define GCC_EMAC1_CC_SGMIIPHY_RX_CLK_SRC 43 #define GCC_EMAC1_CC_SGMIIPHY_TX_CLK 44 #define GCC_EMAC1_CC_SGMIIPHY_TX_CLK_SRC 45 #define GCC_EMAC1_PHY_AUX_CLK 46 #define GCC_EMAC1_PHY_AUX_CLK_SRC 47 #define GCC_EMAC1_PTP_CLK 48 #define GCC_EMAC1_PTP_CLK_SRC 49 #define GCC_EMAC1_RGMII_CLK 50 #define GCC_EMAC1_RGMII_CLK_SRC 51 #define GCC_EMAC1_RPCS_RX_CLK 52 #define GCC_EMAC1_RPCS_TX_CLK 53 #define GCC_EMAC1_SGMIIPHY_MAC_RCLK_SRC 54 #define GCC_EMAC1_SGMIIPHY_MAC_TCLK_SRC 55 #define GCC_EMAC1_SLV_AHB_CLK 56 #define GCC_EMAC1_XGXS_RX_CLK 57 #define GCC_EMAC1_XGXS_TX_CLK 58 #define GCC_EMAC_0_CLKREF_EN 59 #define GCC_EMAC_1_CLKREF_EN 60 #define GCC_GP1_CLK 61 #define GCC_GP1_CLK_SRC 62 #define GCC_GP2_CLK 63 #define GCC_GP2_CLK_SRC 64 #define GCC_GP3_CLK 65 #define GCC_GP3_CLK_SRC 66 #define GCC_PCIE_0_CLKREF_EN 67 #define GCC_PCIE_1_AUX_CLK 68 #define GCC_PCIE_1_AUX_PHY_CLK_SRC 69 #define GCC_PCIE_1_CFG_AHB_CLK 70 #define GCC_PCIE_1_CLKREF_EN 71 #define GCC_PCIE_1_MSTR_AXI_CLK 72 #define GCC_PCIE_1_PHY_RCHNG_CLK 73 #define GCC_PCIE_1_PHY_RCHNG_CLK_SRC 74 #define GCC_PCIE_1_PIPE_CLK 75 #define GCC_PCIE_1_PIPE_CLK_SRC 76 #define GCC_PCIE_1_PIPE_DIV2_CLK 77 #define GCC_PCIE_1_PIPE_DIV2_CLK_SRC 78 #define GCC_PCIE_1_SLV_AXI_CLK 79 #define GCC_PCIE_1_SLV_Q2A_AXI_CLK 80 #define GCC_PCIE_2_AUX_CLK 81 #define GCC_PCIE_2_AUX_PHY_CLK_SRC 82 #define GCC_PCIE_2_CFG_AHB_CLK 83 #define GCC_PCIE_2_CLKREF_EN 84 #define GCC_PCIE_2_MSTR_AXI_CLK 85 #define GCC_PCIE_2_PHY_RCHNG_CLK 86 #define GCC_PCIE_2_PHY_RCHNG_CLK_SRC 87 #define GCC_PCIE_2_PIPE_CLK 88 #define GCC_PCIE_2_PIPE_CLK_SRC 89 #define GCC_PCIE_2_PIPE_DIV2_CLK 90 #define GCC_PCIE_2_PIPE_DIV2_CLK_SRC 91 #define GCC_PCIE_2_SLV_AXI_CLK 92 #define GCC_PCIE_2_SLV_Q2A_AXI_CLK 93 #define GCC_PCIE_AUX_CLK 94 #define GCC_PCIE_AUX_CLK_SRC 95 #define GCC_PCIE_AUX_PHY_CLK_SRC 96 #define GCC_PCIE_CFG_AHB_CLK 97 #define GCC_PCIE_MSTR_AXI_CLK 98 #define GCC_PCIE_PIPE_CLK 99 #define GCC_PCIE_PIPE_CLK_SRC 100 #define GCC_PCIE_RCHNG_PHY_CLK 101 #define GCC_PCIE_RCHNG_PHY_CLK_SRC 102 #define GCC_PCIE_SLEEP_CLK 103 #define GCC_PCIE_SLV_AXI_CLK 104 #define GCC_PCIE_SLV_Q2A_AXI_CLK 105 #define GCC_PDM2_CLK 106 #define GCC_PDM2_CLK_SRC 107 #define GCC_PDM_AHB_CLK 108 #define GCC_PDM_XO4_CLK 109 #define GCC_QUPV3_WRAP0_CORE_2X_CLK 110 #define GCC_QUPV3_WRAP0_CORE_CLK 111 #define GCC_QUPV3_WRAP0_S0_CLK 112 #define GCC_QUPV3_WRAP0_S0_CLK_SRC 113 #define GCC_QUPV3_WRAP0_S1_CLK 114 #define GCC_QUPV3_WRAP0_S1_CLK_SRC 115 #define GCC_QUPV3_WRAP0_S2_CLK 116 #define GCC_QUPV3_WRAP0_S2_CLK_SRC 117 #define GCC_QUPV3_WRAP0_S3_CLK 118 #define GCC_QUPV3_WRAP0_S3_CLK_SRC 119 #define GCC_QUPV3_WRAP0_S4_CLK 120 #define GCC_QUPV3_WRAP0_S4_CLK_SRC 121 #define GCC_QUPV3_WRAP0_S5_CLK 122 #define GCC_QUPV3_WRAP0_S5_CLK_SRC 123 #define GCC_QUPV3_WRAP0_S6_CLK 124 #define GCC_QUPV3_WRAP0_S6_CLK_SRC 125 #define GCC_QUPV3_WRAP0_S7_CLK 126 #define GCC_QUPV3_WRAP0_S7_CLK_SRC 127 #define GCC_QUPV3_WRAP0_S8_CLK 128 #define GCC_QUPV3_WRAP0_S8_CLK_SRC 129 #define GCC_QUPV3_WRAP_0_M_AHB_CLK 130 #define GCC_QUPV3_WRAP_0_S_AHB_CLK 131 #define GCC_SDCC1_AHB_CLK 132 #define GCC_SDCC1_APPS_CLK 133 #define GCC_SDCC1_APPS_CLK_SRC 134 #define GCC_SDCC2_AHB_CLK 135 #define GCC_SDCC2_APPS_CLK 136 #define GCC_SDCC2_APPS_CLK_SRC 137 #define GCC_USB2_CLKREF_EN 138 #define GCC_USB30_MASTER_CLK 139 #define GCC_USB30_MASTER_CLK_SRC 140 #define GCC_USB30_MOCK_UTMI_CLK 141 #define GCC_USB30_MOCK_UTMI_CLK_SRC 142 #define GCC_USB30_MOCK_UTMI_POSTDIV_CLK_SRC 143 #define GCC_USB30_MSTR_AXI_CLK 144 #define GCC_USB30_SLEEP_CLK 145 #define GCC_USB30_SLV_AHB_CLK 146 #define GCC_USB3_PHY_AUX_CLK 147 #define GCC_USB3_PHY_AUX_CLK_SRC 148 #define GCC_USB3_PHY_PIPE_CLK 149 #define GCC_USB3_PHY_PIPE_CLK_SRC 150 #define GCC_USB3_PRIM_CLKREF_EN 151 #define GCC_USB_PHY_CFG_AHB2PHY_CLK 152 #define GCC_XO_PCIE_LINK_CLK 153 154 /* GCC power domains */ 155 #define GCC_EMAC0_GDSC 156 #define GCC_EMAC1_GDSC 157 #define GCC_PCIE_1_GDSC 158 #define GCC_PCIE_1_PHY_GDSC 159 #define GCC_PCIE_2_GDSC 160 #define GCC_PCIE_2_PHY_GDSC 161 #define GCC_PCIE_GDSC 162 #define GCC_PCIE_PHY_GDSC 163 #define GCC_USB30_GDSC 164 #define GCC_USB3_PHY_GDSC 165 166 /* GCC resets */ 167 #define GCC_EMAC0_BCR 168 #define GCC_EMAC1_BCR 169 #define GCC_EMMC_BCR 170 #define GCC_PCIE_1_BCR 171 #define GCC_PCIE_1_LINK_DOWN_BCR 172 #define GCC_PCIE_1_NOCSR_COM_PHY_BCR 173 #define GCC_PCIE_1_PHY_BCR 174 #define GCC_PCIE_2_BCR 175 #define GCC_PCIE_2_LINK_DOWN_BCR 176 #define GCC_PCIE_2_NOCSR_COM_PHY_BCR 177 #define GCC_PCIE_2_PHY_BCR 178 #define GCC_PCIE_BCR 179 #define GCC_PCIE_LINK_DOWN_BCR 180 #define GCC_PCIE_NOCSR_COM_PHY_BCR 181 #define GCC_PCIE_PHY_BCR 182 #define GCC_PCIE_PHY_CFG_AHB_BCR 183 #define GCC_PCIE_PHY_COM_BCR 184 #define GCC_PCIE_PHY_NOCSR_COM_PHY_BCR 185 #define GCC_QUSB2PHY_BCR 186 #define GCC_TCSR_PCIE_BCR 187 #define GCC_USB30_BCR 188 #define GCC_USB3_PHY_BCR 189 #define GCC_USB3PHY_PHY_BCR 190 #define GCC_USB_PHY_CFG_AHB2PHY_BCR 191 #define GCC_EMAC0_RGMII_CLK_ARES 192 193 #endif 194
Linux® is a registered trademark of Linus Torvalds in the United States and other countries.
TOMOYO® is a registered trademark of NTT DATA CORPORATION.