1 /* SPDX-License-Identifier: (GPL-2.0-only OR B 1 2 /* 3 * Copyright (c) 2023, Qualcomm Innovation Cen 4 */ 5 6 #ifndef _DT_BINDINGS_CLK_QCOM_GCC_X1E80100_H 7 #define _DT_BINDINGS_CLK_QCOM_GCC_X1E80100_H 8 9 /* GCC clocks */ 10 #define GCC_AGGRE_NOC_USB_NORTH_AXI_CLK 11 #define GCC_AGGRE_NOC_USB_SOUTH_AXI_CLK 12 #define GCC_AGGRE_UFS_PHY_AXI_CLK 13 #define GCC_AGGRE_USB2_PRIM_AXI_CLK 14 #define GCC_AGGRE_USB3_MP_AXI_CLK 15 #define GCC_AGGRE_USB3_PRIM_AXI_CLK 16 #define GCC_AGGRE_USB3_SEC_AXI_CLK 17 #define GCC_AGGRE_USB3_TERT_AXI_CLK 18 #define GCC_AGGRE_USB4_0_AXI_CLK 19 #define GCC_AGGRE_USB4_1_AXI_CLK 20 #define GCC_AGGRE_USB4_2_AXI_CLK 21 #define GCC_AGGRE_USB_NOC_AXI_CLK 22 #define GCC_AV1E_AHB_CLK 23 #define GCC_AV1E_AXI_CLK 24 #define GCC_AV1E_XO_CLK 25 #define GCC_BOOT_ROM_AHB_CLK 26 #define GCC_CAMERA_AHB_CLK 27 #define GCC_CAMERA_HF_AXI_CLK 28 #define GCC_CAMERA_SF_AXI_CLK 29 #define GCC_CAMERA_XO_CLK 30 #define GCC_CFG_NOC_PCIE_ANOC_AHB_CLK 31 #define GCC_CFG_NOC_PCIE_ANOC_NORTH_AHB_CLK 32 #define GCC_CFG_NOC_PCIE_ANOC_SOUTH_AHB_CLK 33 #define GCC_CFG_NOC_USB2_PRIM_AXI_CLK 34 #define GCC_CFG_NOC_USB3_MP_AXI_CLK 35 #define GCC_CFG_NOC_USB3_PRIM_AXI_CLK 36 #define GCC_CFG_NOC_USB3_SEC_AXI_CLK 37 #define GCC_CFG_NOC_USB3_TERT_AXI_CLK 38 #define GCC_CFG_NOC_USB_ANOC_AHB_CLK 39 #define GCC_CFG_NOC_USB_ANOC_NORTH_AHB_CLK 40 #define GCC_CFG_NOC_USB_ANOC_SOUTH_AHB_CLK 41 #define GCC_CNOC_PCIE1_TUNNEL_CLK 42 #define GCC_CNOC_PCIE2_TUNNEL_CLK 43 #define GCC_CNOC_PCIE_NORTH_SF_AXI_CLK 44 #define GCC_CNOC_PCIE_SOUTH_SF_AXI_CLK 45 #define GCC_CNOC_PCIE_TUNNEL_CLK 46 #define GCC_DDRSS_GPU_AXI_CLK 47 #define GCC_DISP_AHB_CLK 48 #define GCC_DISP_HF_AXI_CLK 49 #define GCC_DISP_XO_CLK 50 #define GCC_GP1_CLK 51 #define GCC_GP1_CLK_SRC 52 #define GCC_GP2_CLK 53 #define GCC_GP2_CLK_SRC 54 #define GCC_GP3_CLK 55 #define GCC_GP3_CLK_SRC 56 #define GCC_GPLL0 57 #define GCC_GPLL0_OUT_EVEN 58 #define GCC_GPLL4 59 #define GCC_GPLL7 60 #define GCC_GPLL8 61 #define GCC_GPLL9 62 #define GCC_GPU_CFG_AHB_CLK 63 #define GCC_GPU_GPLL0_CPH_CLK_SRC 64 #define GCC_GPU_GPLL0_DIV_CPH_CLK_SRC 65 #define GCC_GPU_MEMNOC_GFX_CLK 66 #define GCC_GPU_SNOC_DVM_GFX_CLK 67 #define GCC_PCIE0_PHY_RCHNG_CLK 68 #define GCC_PCIE1_PHY_RCHNG_CLK 69 #define GCC_PCIE2_PHY_RCHNG_CLK 70 #define GCC_PCIE_0_AUX_CLK 71 #define GCC_PCIE_0_AUX_CLK_SRC 72 #define GCC_PCIE_0_CFG_AHB_CLK 73 #define GCC_PCIE_0_MSTR_AXI_CLK 74 #define GCC_PCIE_0_PHY_RCHNG_CLK_SRC 75 #define GCC_PCIE_0_PIPE_CLK 76 #define GCC_PCIE_0_SLV_AXI_CLK 77 #define GCC_PCIE_0_SLV_Q2A_AXI_CLK 78 #define GCC_PCIE_1_AUX_CLK 79 #define GCC_PCIE_1_AUX_CLK_SRC 80 #define GCC_PCIE_1_CFG_AHB_CLK 81 #define GCC_PCIE_1_MSTR_AXI_CLK 82 #define GCC_PCIE_1_PHY_RCHNG_CLK_SRC 83 #define GCC_PCIE_1_PIPE_CLK 84 #define GCC_PCIE_1_SLV_AXI_CLK 85 #define GCC_PCIE_1_SLV_Q2A_AXI_CLK 86 #define GCC_PCIE_2_AUX_CLK 87 #define GCC_PCIE_2_AUX_CLK_SRC 88 #define GCC_PCIE_2_CFG_AHB_CLK 89 #define GCC_PCIE_2_MSTR_AXI_CLK 90 #define GCC_PCIE_2_PHY_RCHNG_CLK_SRC 91 #define GCC_PCIE_2_PIPE_CLK 92 #define GCC_PCIE_2_SLV_AXI_CLK 93 #define GCC_PCIE_2_SLV_Q2A_AXI_CLK 94 #define GCC_PCIE_3_AUX_CLK 95 #define GCC_PCIE_3_AUX_CLK_SRC 96 #define GCC_PCIE_3_CFG_AHB_CLK 97 #define GCC_PCIE_3_MSTR_AXI_CLK 98 #define GCC_PCIE_3_PHY_AUX_CLK 99 #define GCC_PCIE_3_PHY_RCHNG_CLK 100 #define GCC_PCIE_3_PHY_RCHNG_CLK_SRC 101 #define GCC_PCIE_3_PIPE_CLK 102 #define GCC_PCIE_3_PIPE_DIV_CLK_SRC 103 #define GCC_PCIE_3_PIPEDIV2_CLK 104 #define GCC_PCIE_3_SLV_AXI_CLK 105 #define GCC_PCIE_3_SLV_Q2A_AXI_CLK 106 #define GCC_PCIE_4_AUX_CLK 107 #define GCC_PCIE_4_AUX_CLK_SRC 108 #define GCC_PCIE_4_CFG_AHB_CLK 109 #define GCC_PCIE_4_MSTR_AXI_CLK 110 #define GCC_PCIE_4_PHY_RCHNG_CLK 111 #define GCC_PCIE_4_PHY_RCHNG_CLK_SRC 112 #define GCC_PCIE_4_PIPE_CLK 113 #define GCC_PCIE_4_PIPE_DIV_CLK_SRC 114 #define GCC_PCIE_4_PIPEDIV2_CLK 115 #define GCC_PCIE_4_SLV_AXI_CLK 116 #define GCC_PCIE_4_SLV_Q2A_AXI_CLK 117 #define GCC_PCIE_5_AUX_CLK 118 #define GCC_PCIE_5_AUX_CLK_SRC 119 #define GCC_PCIE_5_CFG_AHB_CLK 120 #define GCC_PCIE_5_MSTR_AXI_CLK 121 #define GCC_PCIE_5_PHY_RCHNG_CLK 122 #define GCC_PCIE_5_PHY_RCHNG_CLK_SRC 123 #define GCC_PCIE_5_PIPE_CLK 124 #define GCC_PCIE_5_PIPE_DIV_CLK_SRC 125 #define GCC_PCIE_5_PIPEDIV2_CLK 126 #define GCC_PCIE_5_SLV_AXI_CLK 127 #define GCC_PCIE_5_SLV_Q2A_AXI_CLK 128 #define GCC_PCIE_6A_AUX_CLK 129 #define GCC_PCIE_6A_AUX_CLK_SRC 130 #define GCC_PCIE_6A_CFG_AHB_CLK 131 #define GCC_PCIE_6A_MSTR_AXI_CLK 132 #define GCC_PCIE_6A_PHY_AUX_CLK 133 #define GCC_PCIE_6A_PHY_RCHNG_CLK 134 #define GCC_PCIE_6A_PHY_RCHNG_CLK_SRC 135 #define GCC_PCIE_6A_PIPE_CLK 136 #define GCC_PCIE_6A_PIPE_DIV_CLK_SRC 137 #define GCC_PCIE_6A_PIPEDIV2_CLK 138 #define GCC_PCIE_6A_SLV_AXI_CLK 139 #define GCC_PCIE_6A_SLV_Q2A_AXI_CLK 140 #define GCC_PCIE_6B_AUX_CLK 141 #define GCC_PCIE_6B_AUX_CLK_SRC 142 #define GCC_PCIE_6B_CFG_AHB_CLK 143 #define GCC_PCIE_6B_MSTR_AXI_CLK 144 #define GCC_PCIE_6B_PHY_AUX_CLK 145 #define GCC_PCIE_6B_PHY_RCHNG_CLK 146 #define GCC_PCIE_6B_PHY_RCHNG_CLK_SRC 147 #define GCC_PCIE_6B_PIPE_CLK 148 #define GCC_PCIE_6B_PIPE_DIV_CLK_SRC 149 #define GCC_PCIE_6B_PIPEDIV2_CLK 150 #define GCC_PCIE_6B_SLV_AXI_CLK 151 #define GCC_PCIE_6B_SLV_Q2A_AXI_CLK 152 #define GCC_PCIE_RSCC_AHB_CLK 153 #define GCC_PCIE_RSCC_XO_CLK 154 #define GCC_PCIE_RSCC_XO_CLK_SRC 155 #define GCC_PDM2_CLK 156 #define GCC_PDM2_CLK_SRC 157 #define GCC_PDM_AHB_CLK 158 #define GCC_PDM_XO4_CLK 159 #define GCC_QMIP_AV1E_AHB_CLK 160 #define GCC_QMIP_CAMERA_NRT_AHB_CLK 161 #define GCC_QMIP_CAMERA_RT_AHB_CLK 162 #define GCC_QMIP_DISP_AHB_CLK 163 #define GCC_QMIP_GPU_AHB_CLK 164 #define GCC_QMIP_VIDEO_CV_CPU_AHB_CLK 165 #define GCC_QMIP_VIDEO_CVP_AHB_CLK 166 #define GCC_QMIP_VIDEO_V_CPU_AHB_CLK 167 #define GCC_QMIP_VIDEO_VCODEC_AHB_CLK 168 #define GCC_QUPV3_WRAP0_CORE_2X_CLK 169 #define GCC_QUPV3_WRAP0_CORE_CLK 170 #define GCC_QUPV3_WRAP0_QSPI_S2_CLK 171 #define GCC_QUPV3_WRAP0_QSPI_S3_CLK 172 #define GCC_QUPV3_WRAP0_S0_CLK 173 #define GCC_QUPV3_WRAP0_S0_CLK_SRC 174 #define GCC_QUPV3_WRAP0_S1_CLK 175 #define GCC_QUPV3_WRAP0_S1_CLK_SRC 176 #define GCC_QUPV3_WRAP0_S2_CLK 177 #define GCC_QUPV3_WRAP0_S2_CLK_SRC 178 #define GCC_QUPV3_WRAP0_S2_DIV_CLK_SRC 179 #define GCC_QUPV3_WRAP0_S3_CLK 180 #define GCC_QUPV3_WRAP0_S3_CLK_SRC 181 #define GCC_QUPV3_WRAP0_S3_DIV_CLK_SRC 182 #define GCC_QUPV3_WRAP0_S4_CLK 183 #define GCC_QUPV3_WRAP0_S4_CLK_SRC 184 #define GCC_QUPV3_WRAP0_S5_CLK 185 #define GCC_QUPV3_WRAP0_S5_CLK_SRC 186 #define GCC_QUPV3_WRAP0_S6_CLK 187 #define GCC_QUPV3_WRAP0_S6_CLK_SRC 188 #define GCC_QUPV3_WRAP0_S7_CLK 189 #define GCC_QUPV3_WRAP0_S7_CLK_SRC 190 #define GCC_QUPV3_WRAP1_CORE_2X_CLK 191 #define GCC_QUPV3_WRAP1_CORE_CLK 192 #define GCC_QUPV3_WRAP1_QSPI_S2_CLK 193 #define GCC_QUPV3_WRAP1_QSPI_S3_CLK 194 #define GCC_QUPV3_WRAP1_S0_CLK 195 #define GCC_QUPV3_WRAP1_S0_CLK_SRC 196 #define GCC_QUPV3_WRAP1_S1_CLK 197 #define GCC_QUPV3_WRAP1_S1_CLK_SRC 198 #define GCC_QUPV3_WRAP1_S2_CLK 199 #define GCC_QUPV3_WRAP1_S2_CLK_SRC 200 #define GCC_QUPV3_WRAP1_S2_DIV_CLK_SRC 201 #define GCC_QUPV3_WRAP1_S3_CLK 202 #define GCC_QUPV3_WRAP1_S3_CLK_SRC 203 #define GCC_QUPV3_WRAP1_S3_DIV_CLK_SRC 204 #define GCC_QUPV3_WRAP1_S4_CLK 205 #define GCC_QUPV3_WRAP1_S4_CLK_SRC 206 #define GCC_QUPV3_WRAP1_S5_CLK 207 #define GCC_QUPV3_WRAP1_S5_CLK_SRC 208 #define GCC_QUPV3_WRAP1_S6_CLK 209 #define GCC_QUPV3_WRAP1_S6_CLK_SRC 210 #define GCC_QUPV3_WRAP1_S7_CLK 211 #define GCC_QUPV3_WRAP1_S7_CLK_SRC 212 #define GCC_QUPV3_WRAP2_CORE_2X_CLK 213 #define GCC_QUPV3_WRAP2_CORE_CLK 214 #define GCC_QUPV3_WRAP2_QSPI_S2_CLK 215 #define GCC_QUPV3_WRAP2_QSPI_S3_CLK 216 #define GCC_QUPV3_WRAP2_S0_CLK 217 #define GCC_QUPV3_WRAP2_S0_CLK_SRC 218 #define GCC_QUPV3_WRAP2_S1_CLK 219 #define GCC_QUPV3_WRAP2_S1_CLK_SRC 220 #define GCC_QUPV3_WRAP2_S2_CLK 221 #define GCC_QUPV3_WRAP2_S2_CLK_SRC 222 #define GCC_QUPV3_WRAP2_S2_DIV_CLK_SRC 223 #define GCC_QUPV3_WRAP2_S3_CLK 224 #define GCC_QUPV3_WRAP2_S3_CLK_SRC 225 #define GCC_QUPV3_WRAP2_S3_DIV_CLK_SRC 226 #define GCC_QUPV3_WRAP2_S4_CLK 227 #define GCC_QUPV3_WRAP2_S4_CLK_SRC 228 #define GCC_QUPV3_WRAP2_S5_CLK 229 #define GCC_QUPV3_WRAP2_S5_CLK_SRC 230 #define GCC_QUPV3_WRAP2_S6_CLK 231 #define GCC_QUPV3_WRAP2_S6_CLK_SRC 232 #define GCC_QUPV3_WRAP2_S7_CLK 233 #define GCC_QUPV3_WRAP2_S7_CLK_SRC 234 #define GCC_QUPV3_WRAP_0_M_AHB_CLK 235 #define GCC_QUPV3_WRAP_0_S_AHB_CLK 236 #define GCC_QUPV3_WRAP_1_M_AHB_CLK 237 #define GCC_QUPV3_WRAP_1_S_AHB_CLK 238 #define GCC_QUPV3_WRAP_2_M_AHB_CLK 239 #define GCC_QUPV3_WRAP_2_S_AHB_CLK 240 #define GCC_SDCC2_AHB_CLK 241 #define GCC_SDCC2_APPS_CLK 242 #define GCC_SDCC2_APPS_CLK_SRC 243 #define GCC_SDCC4_AHB_CLK 244 #define GCC_SDCC4_APPS_CLK 245 #define GCC_SDCC4_APPS_CLK_SRC 246 #define GCC_SYS_NOC_USB_AXI_CLK 247 #define GCC_UFS_PHY_AHB_CLK 248 #define GCC_UFS_PHY_AXI_CLK 249 #define GCC_UFS_PHY_AXI_CLK_SRC 250 #define GCC_UFS_PHY_ICE_CORE_CLK 251 #define GCC_UFS_PHY_ICE_CORE_CLK_SRC 252 #define GCC_UFS_PHY_PHY_AUX_CLK 253 #define GCC_UFS_PHY_PHY_AUX_CLK_SRC 254 #define GCC_UFS_PHY_RX_SYMBOL_0_CLK 255 #define GCC_UFS_PHY_RX_SYMBOL_1_CLK 256 #define GCC_UFS_PHY_TX_SYMBOL_0_CLK 257 #define GCC_UFS_PHY_UNIPRO_CORE_CLK 258 #define GCC_UFS_PHY_UNIPRO_CORE_CLK_SRC 259 #define GCC_USB20_MASTER_CLK 260 #define GCC_USB20_MASTER_CLK_SRC 261 #define GCC_USB20_MOCK_UTMI_CLK 262 #define GCC_USB20_MOCK_UTMI_CLK_SRC 263 #define GCC_USB20_MOCK_UTMI_POSTDIV_CLK_SRC 264 #define GCC_USB20_SLEEP_CLK 265 #define GCC_USB30_MP_MASTER_CLK 266 #define GCC_USB30_MP_MASTER_CLK_SRC 267 #define GCC_USB30_MP_MOCK_UTMI_CLK 268 #define GCC_USB30_MP_MOCK_UTMI_CLK_SRC 269 #define GCC_USB30_MP_MOCK_UTMI_POSTDIV_CLK_SRC 270 #define GCC_USB30_MP_SLEEP_CLK 271 #define GCC_USB30_PRIM_MASTER_CLK 272 #define GCC_USB30_PRIM_MASTER_CLK_SRC 273 #define GCC_USB30_PRIM_MOCK_UTMI_CLK 274 #define GCC_USB30_PRIM_MOCK_UTMI_CLK_SRC 275 #define GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CLK_S 276 #define GCC_USB30_PRIM_SLEEP_CLK 277 #define GCC_USB30_SEC_MASTER_CLK 278 #define GCC_USB30_SEC_MASTER_CLK_SRC 279 #define GCC_USB30_SEC_MOCK_UTMI_CLK 280 #define GCC_USB30_SEC_MOCK_UTMI_CLK_SRC 281 #define GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CLK_SR 282 #define GCC_USB30_SEC_SLEEP_CLK 283 #define GCC_USB30_TERT_MASTER_CLK 284 #define GCC_USB30_TERT_MASTER_CLK_SRC 285 #define GCC_USB30_TERT_MOCK_UTMI_CLK 286 #define GCC_USB30_TERT_MOCK_UTMI_CLK_SRC 287 #define GCC_USB30_TERT_MOCK_UTMI_POSTDIV_CLK_S 288 #define GCC_USB30_TERT_SLEEP_CLK 289 #define GCC_USB3_MP_PHY_AUX_CLK 290 #define GCC_USB3_MP_PHY_AUX_CLK_SRC 291 #define GCC_USB3_MP_PHY_COM_AUX_CLK 292 #define GCC_USB3_MP_PHY_PIPE_0_CLK 293 #define GCC_USB3_MP_PHY_PIPE_1_CLK 294 #define GCC_USB3_PRIM_PHY_AUX_CLK 295 #define GCC_USB3_PRIM_PHY_AUX_CLK_SRC 296 #define GCC_USB3_PRIM_PHY_COM_AUX_CLK 297 #define GCC_USB3_PRIM_PHY_PIPE_CLK 298 #define GCC_USB3_SEC_PHY_AUX_CLK 299 #define GCC_USB3_SEC_PHY_AUX_CLK_SRC 300 #define GCC_USB3_SEC_PHY_COM_AUX_CLK 301 #define GCC_USB3_SEC_PHY_PIPE_CLK 302 #define GCC_USB3_TERT_PHY_AUX_CLK 303 #define GCC_USB3_TERT_PHY_AUX_CLK_SRC 304 #define GCC_USB3_TERT_PHY_COM_AUX_CLK 305 #define GCC_USB3_TERT_PHY_PIPE_CLK 306 #define GCC_USB4_0_CFG_AHB_CLK 307 #define GCC_USB4_0_DP0_CLK 308 #define GCC_USB4_0_DP1_CLK 309 #define GCC_USB4_0_MASTER_CLK 310 #define GCC_USB4_0_MASTER_CLK_SRC 311 #define GCC_USB4_0_PHY_P2RR2P_PIPE_CLK 312 #define GCC_USB4_0_PHY_PCIE_PIPE_CLK 313 #define GCC_USB4_0_PHY_PCIE_PIPE_CLK_SRC 314 #define GCC_USB4_0_PHY_RX0_CLK 315 #define GCC_USB4_0_PHY_RX1_CLK 316 #define GCC_USB4_0_PHY_USB_PIPE_CLK 317 #define GCC_USB4_0_SB_IF_CLK 318 #define GCC_USB4_0_SB_IF_CLK_SRC 319 #define GCC_USB4_0_SYS_CLK 320 #define GCC_USB4_0_TMU_CLK 321 #define GCC_USB4_0_TMU_CLK_SRC 322 #define GCC_USB4_1_CFG_AHB_CLK 323 #define GCC_USB4_1_DP0_CLK 324 #define GCC_USB4_1_DP1_CLK 325 #define GCC_USB4_1_MASTER_CLK 326 #define GCC_USB4_1_MASTER_CLK_SRC 327 #define GCC_USB4_1_PHY_P2RR2P_PIPE_CLK 328 #define GCC_USB4_1_PHY_PCIE_PIPE_CLK 329 #define GCC_USB4_1_PHY_PCIE_PIPE_CLK_SRC 330 #define GCC_USB4_1_PHY_RX0_CLK 331 #define GCC_USB4_1_PHY_RX1_CLK 332 #define GCC_USB4_1_PHY_USB_PIPE_CLK 333 #define GCC_USB4_1_SB_IF_CLK 334 #define GCC_USB4_1_SB_IF_CLK_SRC 335 #define GCC_USB4_1_SYS_CLK 336 #define GCC_USB4_1_TMU_CLK 337 #define GCC_USB4_1_TMU_CLK_SRC 338 #define GCC_USB4_2_CFG_AHB_CLK 339 #define GCC_USB4_2_DP0_CLK 340 #define GCC_USB4_2_DP1_CLK 341 #define GCC_USB4_2_MASTER_CLK 342 #define GCC_USB4_2_MASTER_CLK_SRC 343 #define GCC_USB4_2_PHY_P2RR2P_PIPE_CLK 344 #define GCC_USB4_2_PHY_PCIE_PIPE_CLK 345 #define GCC_USB4_2_PHY_PCIE_PIPE_CLK_SRC 346 #define GCC_USB4_2_PHY_RX0_CLK 347 #define GCC_USB4_2_PHY_RX1_CLK 348 #define GCC_USB4_2_PHY_USB_PIPE_CLK 349 #define GCC_USB4_2_SB_IF_CLK 350 #define GCC_USB4_2_SB_IF_CLK_SRC 351 #define GCC_USB4_2_SYS_CLK 352 #define GCC_USB4_2_TMU_CLK 353 #define GCC_USB4_2_TMU_CLK_SRC 354 #define GCC_VIDEO_AHB_CLK 355 #define GCC_VIDEO_AXI0_CLK 356 #define GCC_VIDEO_AXI1_CLK 357 #define GCC_VIDEO_XO_CLK 358 #define GCC_PCIE_3_PIPE_CLK_SRC 359 #define GCC_PCIE_4_PIPE_CLK_SRC 360 #define GCC_PCIE_5_PIPE_CLK_SRC 361 #define GCC_PCIE_6A_PIPE_CLK_SRC 362 #define GCC_PCIE_6B_PIPE_CLK_SRC 363 #define GCC_USB3_PRIM_PHY_PIPE_CLK_SRC 364 #define GCC_USB3_SEC_PHY_PIPE_CLK_SRC 365 #define GCC_USB3_TERT_PHY_PIPE_CLK_SRC 366 367 /* GCC power domains */ 368 #define GCC_PCIE_0_TUNNEL_GDSC 369 #define GCC_PCIE_1_TUNNEL_GDSC 370 #define GCC_PCIE_2_TUNNEL_GDSC 371 #define GCC_PCIE_3_GDSC 372 #define GCC_PCIE_3_PHY_GDSC 373 #define GCC_PCIE_4_GDSC 374 #define GCC_PCIE_4_PHY_GDSC 375 #define GCC_PCIE_5_GDSC 376 #define GCC_PCIE_5_PHY_GDSC 377 #define GCC_PCIE_6_PHY_GDSC 378 #define GCC_PCIE_6A_GDSC 379 #define GCC_PCIE_6B_GDSC 380 #define GCC_UFS_MEM_PHY_GDSC 381 #define GCC_UFS_PHY_GDSC 382 #define GCC_USB20_PRIM_GDSC 383 #define GCC_USB30_MP_GDSC 384 #define GCC_USB30_PRIM_GDSC 385 #define GCC_USB30_SEC_GDSC 386 #define GCC_USB30_TERT_GDSC 387 #define GCC_USB3_MP_SS0_PHY_GDSC 388 #define GCC_USB3_MP_SS1_PHY_GDSC 389 #define GCC_USB4_0_GDSC 390 #define GCC_USB4_1_GDSC 391 #define GCC_USB4_2_GDSC 392 #define GCC_USB_0_PHY_GDSC 393 #define GCC_USB_1_PHY_GDSC 394 #define GCC_USB_2_PHY_GDSC 395 396 /* GCC resets */ 397 #define GCC_AV1E_BCR 398 #define GCC_CAMERA_BCR 399 #define GCC_DISPLAY_BCR 400 #define GCC_GPU_BCR 401 #define GCC_PCIE_0_LINK_DOWN_BCR 402 #define GCC_PCIE_0_NOCSR_COM_PHY_BCR 403 #define GCC_PCIE_0_PHY_BCR 404 #define GCC_PCIE_0_PHY_NOCSR_COM_PHY_BCR 405 #define GCC_PCIE_0_TUNNEL_BCR 406 #define GCC_PCIE_1_LINK_DOWN_BCR 407 #define GCC_PCIE_1_NOCSR_COM_PHY_BCR 408 #define GCC_PCIE_1_PHY_BCR 409 #define GCC_PCIE_1_PHY_NOCSR_COM_PHY_BCR 410 #define GCC_PCIE_1_TUNNEL_BCR 411 #define GCC_PCIE_2_LINK_DOWN_BCR 412 #define GCC_PCIE_2_NOCSR_COM_PHY_BCR 413 #define GCC_PCIE_2_PHY_BCR 414 #define GCC_PCIE_2_PHY_NOCSR_COM_PHY_BCR 415 #define GCC_PCIE_2_TUNNEL_BCR 416 #define GCC_PCIE_3_BCR 417 #define GCC_PCIE_3_LINK_DOWN_BCR 418 #define GCC_PCIE_3_NOCSR_COM_PHY_BCR 419 #define GCC_PCIE_3_PHY_BCR 420 #define GCC_PCIE_3_PHY_NOCSR_COM_PHY_BCR 421 #define GCC_PCIE_4_BCR 422 #define GCC_PCIE_4_LINK_DOWN_BCR 423 #define GCC_PCIE_4_NOCSR_COM_PHY_BCR 424 #define GCC_PCIE_4_PHY_BCR 425 #define GCC_PCIE_4_PHY_NOCSR_COM_PHY_BCR 426 #define GCC_PCIE_5_BCR 427 #define GCC_PCIE_5_LINK_DOWN_BCR 428 #define GCC_PCIE_5_NOCSR_COM_PHY_BCR 429 #define GCC_PCIE_5_PHY_BCR 430 #define GCC_PCIE_5_PHY_NOCSR_COM_PHY_BCR 431 #define GCC_PCIE_6A_BCR 432 #define GCC_PCIE_6A_LINK_DOWN_BCR 433 #define GCC_PCIE_6A_NOCSR_COM_PHY_BCR 434 #define GCC_PCIE_6A_PHY_BCR 435 #define GCC_PCIE_6A_PHY_NOCSR_COM_PHY_BCR 436 #define GCC_PCIE_6B_BCR 437 #define GCC_PCIE_6B_LINK_DOWN_BCR 438 #define GCC_PCIE_6B_NOCSR_COM_PHY_BCR 439 #define GCC_PCIE_6B_PHY_BCR 440 #define GCC_PCIE_6B_PHY_NOCSR_COM_PHY_BCR 441 #define GCC_PCIE_PHY_BCR 442 #define GCC_PCIE_PHY_CFG_AHB_BCR 443 #define GCC_PCIE_PHY_COM_BCR 444 #define GCC_PCIE_RSCC_BCR 445 #define GCC_PDM_BCR 446 #define GCC_QUPV3_WRAPPER_0_BCR 447 #define GCC_QUPV3_WRAPPER_1_BCR 448 #define GCC_QUPV3_WRAPPER_2_BCR 449 #define GCC_QUSB2PHY_HS0_MP_BCR 450 #define GCC_QUSB2PHY_HS1_MP_BCR 451 #define GCC_QUSB2PHY_PRIM_BCR 452 #define GCC_QUSB2PHY_SEC_BCR 453 #define GCC_QUSB2PHY_TERT_BCR 454 #define GCC_QUSB2PHY_USB20_HS_BCR 455 #define GCC_SDCC2_BCR 456 #define GCC_SDCC4_BCR 457 #define GCC_UFS_PHY_BCR 458 #define GCC_USB20_PRIM_BCR 459 #define GCC_USB30_MP_BCR 460 #define GCC_USB30_PRIM_BCR 461 #define GCC_USB30_SEC_BCR 462 #define GCC_USB30_TERT_BCR 463 #define GCC_USB3_MP_SS0_PHY_BCR 464 #define GCC_USB3_MP_SS1_PHY_BCR 465 #define GCC_USB3_PHY_PRIM_BCR 466 #define GCC_USB3_PHY_SEC_BCR 467 #define GCC_USB3_PHY_TERT_BCR 468 #define GCC_USB3_UNIPHY_MP0_BCR 469 #define GCC_USB3_UNIPHY_MP1_BCR 470 #define GCC_USB3PHY_PHY_PRIM_BCR 471 #define GCC_USB3PHY_PHY_SEC_BCR 472 #define GCC_USB3PHY_PHY_TERT_BCR 473 #define GCC_USB3UNIPHY_PHY_MP0_BCR 474 #define GCC_USB3UNIPHY_PHY_MP1_BCR 475 #define GCC_USB4_0_BCR 476 #define GCC_USB4_0_DP0_PHY_PRIM_BCR 477 #define GCC_USB4_1_DP0_PHY_SEC_BCR 478 #define GCC_USB4_2_DP0_PHY_TERT_BCR 479 #define GCC_USB4_1_BCR 480 #define GCC_USB4_2_BCR 481 #define GCC_USB_0_PHY_BCR 482 #define GCC_USB_1_PHY_BCR 483 #define GCC_USB_2_PHY_BCR 484 #define GCC_VIDEO_BCR 485 #endif 486
Linux® is a registered trademark of Linus Torvalds in the United States and other countries.
TOMOYO® is a registered trademark of NTT DATA CORPORATION.